| 1 |
1
실리콘 기판의 하부면 상에 에치스톱층을 형성하는 제1 단계; 사진식각 공정을 통해 상기 실리콘 기판에 관통홀을 형성하는 제2 단계; 상기 에치스톱층 하부면 상에 금속층 및 보호층을 순차적으로 형성한 후 상기 관통홀에 대응되는 상기 에치스톱층의 부분을 제거하는 제3 단계; 및 전해도금 공정을 통해 상기 금속층으로부터 상기 관통홀 내부를 채우는 도금막을 성장시켜 상기 관통홀 내부에 비아전극을 형성하는 제4 단계를 포함하는, 실리콘 관통전극의 제조방법
|
| 2 |
2
제1항에 있어서,상기 에치스톱층은 실리콘 산화물 또는 실리콘 질화물로 형성된 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 3 |
3
제2항에 있어서, 상기 에치스톱층은 상기 실리콘 기판을 산화시켜 상기 실리콘 기판의 전체 표면 상에 실리콘 산화막을 형성한 후 상기 실리콘 산화막 중 상기 실리콘 기판의 상부면 및 측면 상의 부분을 제거하여 형성되는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 4 |
4
제1항에 있어서,상기 제2 단계 동안 상기 에치스톱층은 잔존하는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 5 |
5
제4항에 있어서, 상기 제2 단계 동안 상기 에치스톱층 하부면 상에 포토레지스트막이 형성되는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 6 |
6
제1항에 있어서,상기 금속층은 전기 전도성을 갖는 금속으로 이루어지고, 2000 내지 10000Å의 두께를 갖는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 7 |
7
제6항에 있어서, 상기 금속층은 무전해 도금 공정 또는 스퍼터링 공정을 통해 형성된 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 8 |
8
제1항에 있어서, 상기 에치스톱층은 실리콘 산화물로 형성되고,상기 관통홀 내부에 BOE(Buffered Oxide Etchant)를 주입하여 상기 에치스톱층 중 상기 관통홀에 대응되는 부분을 제거하는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 9 |
9
제1항에 있어서, 상기 비아전극은 상기 관통홀 내부에 구리의 전해도금막을 성장시킴으로써 형성되는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 10 |
10
제9항에 있어서, 상기 관통홀 내부에서 상기 비아전극은 상기 실리콘 기판과 직접 접촉하는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 11 |
11
실리콘 기판의 하부면 상에 에치스톱층을 형성하는 제1 단계; 사진식각 공정을 통해 상기 실리콘 기판에 관통홀을 형성하는 제2 단계; 상기 관통홀의 내부면 및 상기 실리콘 기판의 상부면 상에 실리콘 산화막을 형성하는 제3 단계; 상기 에치스톱층 하부면 상에 금속층 및 보호층을 순차적으로 형성한 후 상기 관통홀에 대응되는 상기 에치스톱층의 부분을 제거하는 제4 단계; 및 전해도금 공정을 통해 상기 금속층으로부터 상기 관통홀 내부를 채우는 도금막을 성장시켜 상기 관통홀 내부에 비아전극을 형성하는 제5 단계를 포함하는, 실리콘 관통전극의 제조방법
|
| 12 |
12
제11항에 있어서, 상기 에치스톱층은 실리콘 산화물로 형성되고,상기 실리콘 산화막은 상기 에치스톱층보다 더 두꺼운 두께로 형성된 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 13 |
13
제12항에 있어서, 상기 에치스톱층은 1000 내지 2000Å의 두께로 형성되고,상기 실리콘 산화막은 5000 내지 40000Å의 두께로 형성된 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 14 |
14
제12항에 있어서, 상기 제4 단계동안 상기 관통홀 내부 및 상기 실리콘 기판의 상부면 상에 상기 실리콘 산화막이 잔존하는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 15 |
15
제11항에 있어서, 상기 에치스톱층은 실리콘 산화물로 형성되고,상기 실리콘 산화막은 상기 에치스톱층과 동일하거나 이보다 작은 두께로 형성된 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 16 |
16
제11항에 있어서, 상기 제5 단계는,전해도금 공정을 통해 상기 금속층으로부터 상기 관통홀 내부를 채우는 도금막을 성장시켜 상기 비아전극을 형성하는 단계;상기 실리콘 기판의 하부면에 형성된 상기 보호막, 상기 금속층 및 상기 에치스톱층의 잔존부분을 제거하는 단계; 및상기 실리콘 기판의 상부면으로부터 돌출된 비아전극 부분을 제거하는 단계를 포함하는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 17 |
17
제16항에 있어서, 상기 실리콘 기판의 상부면으로부터 돌출된 비아전극 부분을 제거하는 동안 상기 실리콘 기판의 상부면 상에 형성된 상기 실리콘 산화막을 잔존시키는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 18 |
18
제16항에 있어서, 상기 실리콘 기판의 상부면으로부터 돌출된 비아전극 부분을 제거하는 동안 상기 실리콘 기판의 상부면 상에 형성된 상기 실리콘 산화막을 함께 제거하는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
| 19 |
19
제11항에 있어서, 상기 관통홀 내부에서 상기 비아전극과 상기 실리콘 기판 사이에 상기 실리콘 산화막이 잔존하는 것을 특징으로 하는, 실리콘 관통전극의 제조방법
|
