1 |
1
디지털 회로 구현을 위한 효율적인 제곱근과 역제곱근 연산기에 있어서,
부호(110)와 바이어스된 지수부(120) 및 프랙션(130)으로 구성되는 부동소수점(100) 또는 정수를 포함하는 고정소수점(200)의 이진 입력 값이 선택적으로 입력되는 참조테이블(300)과 연산기(400)로 구성되되, 상기 프랙션(130) 부분을 1+a+b(1003e#a003e#003e#b)의 형태로 표시하여, 상기 부동소수점(100)의 상기 프랙션(130) 부분의 1+a의 제곱근 값과 역제곱근 값은 참조테이블(300)로 입력되고, 상기 부동소수점(110)의 상기 프랙션(130) 부분의 b 값은 연산기(400)로 입력되는 것을 특징으로 하는 디지털 회로 구현을 위한 효율적인 제곱근과 역제곱근 연산기
|
2 |
2
제 1항에 있어서,
상기 부동소수점(100)이 입력되는 참조테이블(300)은 상기 부동소수점(100)의 상기 프랙션(130) 부분의 1+a의 제곱근 값 또는 상기 부동소수점(100)의 상기 프랙션(130) 부분의 1+a의 역제곱근 값이 저장되는 1차짝수 및 1차홀수 참조테이블(310,320)과, 상기 부동소수점(100)의 상기 프랙션(130) 부분의 1+a의 역제곱근 값 또는 상기 부동소수점(100)의 상기 프랙션(130) 부분의 1+a의 3/2승의 역수 값이 저장되는 2차짝수 및 2차홀수 참조테이블(330,340)로 구성되고, 상기 부동소수점(100)의 상기 프랙션(130) 부분의 b 값이 입력되는 연산기(400)는 1개의 곱셈기와 1개의 덧셈기 및 하나의 지수 연산기로 구성되는 것을 특징으로 하는 디지털 회로 구현을 위한 효율적인 제곱근과 역제곱근 연산기
|
3 |
3
제 1항에 있어서,
상기 정수를 포함하는 고정소수점(200)이 입력되는 참조테이블(300)은 정규화 과정을 거쳐 1과 2사이의 크기로 변환되어 상기 1+a+b의 형태로 입력되되, 상기 고정소수점(200)의 1+a의 제곱근 값 또는 상기 고정소수점(200)의 1+a의 역제곱근 값이 저장되는 1차짝수 및 1차홀수 참조테이블(310,320)과, 상기 고정소수점(200)의 1+a의 역제곱근 값 또는 상기 고정소수점(200)의 1+a의 3/2승의 역수 값이 저장되는 2차짝수 및 2차홀수 참조테이블(330,340)로 구성되고, 상기 고정소수점(200)의 b 값이 입력되는 연산기(400)는 1개의 곱셈기와 하나의 덧셈기 및 지수 연산기로 구성되는 것을 특징으로 하는 디지털 회로 구현을 위한 효율적인 제곱근과 역제곱근 연산기
|
4 |
4
디지털 회로 구현을 위한 효율적인 제곱근과 역제곱근 연산방법에 있어서,
1+a+b (1003e#a003e#003e#b)의 형태로 구성되는 부동소수점(100) 또는 정수를 포함하는 고정소수점(200) 중 어느 하나의 이진 입력 값이 참조테이블(300)과 연산기(400)로 선택적으로 입력되되, 상기 부동소수점(100)의 1+a의 제곱근 값과 역제곱근 값은 참조테이블(300)로 입력 및 저장되어, 상기 연산기(400)로 입력되는 상기 부동소수점(100)의 b 값과 함께 보간 연산을 수행하여 1사이클 이내의 잠복기를 거쳐 결과값을 계산하는 것을 특징으로 하는 디지털 회로 구현을 위한 효율적인 제곱근과 역제곱근 연산방법
|
5 |
5
제 4항에 있어서,
상기 부동소수점(100)의 제곱근 계산은 프랙션(Fraction) 부분을 상기 1+a+b의 형태로 표시하고, 상기 부동소수점(100)의 상기 프랙션 부분의 1+a의 제곱근 값을 지수부 값에 따라 1차짝수 참조테이블(Primary even LUT)(310)과 1차홀수 참조테이블(Primary odd LUT)(320)에 저장하며, 상기 부동소수점(100)의 상기 프랙션 부분의 1+a의 역제곱근 값을 2차짝수 참조테이블(Secondary even LUT)(330)과 2차홀수 참조테이블(Secondary odd LUT)(340)에 저장하여, 상기 연산기(400)로 입력되는 상기 부동소수점(100)의 상기 프랙션 부분의 b 값과 함께 보간 연산을 수행하여 1사이클 이내의 잠복기를 거쳐 결과값을 계산하고, 상기 각 참조테이블(310,320,330,340)에 저장된 값과 a, b의 비트 수에 따라 결과의 정확도와 연산기(400)의 크기를 조절하는 것을 특징으로 하는 디지털 회로 구현을 위한 효율적인 제곱근과 역제곱근 연산방법
|
6 |
6
제 4항에 있어서,
상기 부동소수점(100)의 역제곱근 계산은 프랙션(Fraction) 부분을 상기 1+a+b의 형태로 표시하고, 상기 부동소수점(100)의 상기 프랙션 부분의 1+a의 역제곱근 값을 지수부 값에 따라 1차짝수 참조테이블(Primary even LUT)(310)과 1차홀수 참조테이블(Primary odd LUT)(320)에 저장하며, 상기 부동소수점(100)의 상기 프랙션 부분의 1+a의 3/2승의 역수 값을 2차짝수 참조테이블(Secondary even LUT)(330)과 2차홀수 참조테이블(Secondary odd LUT)(340)에 저장하여, 상기 연산기(400)로 입력되는 상기 부동소수점(100)의 상기 프랙션 부분의 b 값과 함께 보간 연산을 수행하여 1사이클 이내의 잠복기를 거쳐 결과값을 계산하고, 상기 각 참조테이블(310,320,330,340)에 저장된 값과 a,b의 비트 수에 따라 결과의 정확도와 연산기(400)의 크기를 조절하는 것을 특징으로 하는 디지털 회로 구현을 위한 효율적인 제곱근과 역제곱근 연산방법
|
7 |
7
제 4항에 있어서,
상기 정수를 포함하는 고정소수점(200)의 제곱근 계산은 입력값을 정규화 과정을 거쳐 1과 2사이의 크기로 변환하여 상기 1+a+b의 형태로 입력하고, 상기 고정소수점(200)의 1+a의 제곱근 값을 지수부 값에 따라 1차짝수 참조테이블(Primary even LUT)(310)과 1차홀수 참조테이블(Primary odd LUT)(320)에 저장하며, 상기 고정소수점(200)의 1+a의 역제곱근 값을 2차짝수 참조테이블(Secondary even LUT)(330)과 2차홀수 참조테이블(Secondary odd LUT)(340)에 저장하여, 상기 연산기(400)로 입력되는 상기 고정소수점(200)의 b 값과 함께 보간 연산을 수행하여 1사이클 이내의 잠복기를 거쳐 결과값을 계산하고, 상기 각 참조테이블(310,320,330,340)에 저장된 값과 a, b의 비트 수에 따라 결과의 정확도와 연산기(400)의 크기를 조절하는 것을 특징으로 하는 디지털 회로 구현을 위한 효율적인 제곱근과 역제곱근 연산방법
|
8 |
8
제 4항에 있어서,
상기 정수를 포함하는 고정소수점(200)의 역제곱근 계산은 입력값을 정규화 과정을 거쳐 1과 2 사이의 크기로 변환하여 상기 1+a+b(1003e#a003e#003e#b)의 형태로 입력하고, 상기 고정소수점(200)의 1+a의 역제곱근 값을 지수부 값에 따라 1차짝수 참조테이블(Primary even LUT)(310)과 1차홀수 참조테이블(Primary odd LUT)(320)에 저장하며, 상기 고정소수점(200)의 1+a의 3/2승의 역수 값을 2차짝수 참조테이블(Secondary even LUT)(330)과 2차홀수 참조테이블(Secondary odd LUT)(340)에 저장하여, 상기 연산기(400)로 입력되는 상기 고정소수점(200)의 b 값과 함께 보간 연산을 수행하여 1사이클 이내의 잠복기를 거쳐 결과값을 계산하고, 상기 각 참조테이블(310,320,330,340)에 저장된 값과 a, b의 비트 수에 따라 결과의 정확도와 연산기(400)의 크기를 조절하는 것을 특징으로 하는 디지털 회로 구현을 위한 효율적인 제곱근과 역제곱근 연산방법
|