| 1 |
1
(a) 실리콘 기판, 하부절연막, 실리콘 및 하드 마스크를 순차적으로 형성하는 단계;(b) 상기 하드 마스크를 이용하여 실리콘 채널이 형성될 실리콘 핀과 소스/드레인이 형성될 실리콘 영역의 패턴을 형성하는 단계;(c) 상기 실리콘 기판 상에 벌크 트랜지스터를 형성하기 위해 감광막 패턴을 마스크로하여 하부절연막의 일부 영역을 식각하는 단계;(d) 상기 (b)단계에서 형성된 상기 실리콘 핀 위에 제1 게이트 유전막을 성장시키고, 제1 게이트 물질을 증착한 후, 제1 게이트 영역을 형성하여 SOI(silicon-on-insulator) 핀 전계효과 트랜지스터를 형성하는 단계; 및(e) 상기 (c)단계에서 식각 노출된 실리콘 기판 위에 상기 제1 게이트 유전막의 두께보다 제2 게이트 유전막을 두껍게 성장시키고, 제2 게이트 물질을 증착한 후, 제2 게이트 영역을 형성하여 벌크 트랜지스터를 형성하는 단계;를 포함하는, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 2 |
2
제1항에 있어서,상기 SOI 핀 전계효과 트랜지스터는 단일 게이트(single-gate) 트랜지스터, 이중 게이트(double-gate) 트랜지스터 또는 다중 게이트(multi-gate) 트랜지스터인, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 3 |
3
제1항에 있어서,상기 벌크 트랜지스터는 단일 게이트 트랜지스터, 이중 게이트 트랜지스터 또는 다중 게이트 트랜지스터인, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 4 |
4
제1항에 있어서,상기 SOI 핀 전계효과 트랜지스터 및 상기 벌크 트랜지스터는 단일 게이트 트랜지스터, 이중 게이트 트랜지스터 또는 다중 게이트 트랜지스터인, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 5 |
5
상기 제1항의 단일 기판에 형성된 핀 전계효과 트랜지스터 및 벌크 트랜지스터 제조 방법에 의하여 제작된, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 6 |
6
(a) 실리콘 기판, 하부절연막, 실리콘 및 하드 마스크를 순차적으로 형성하되, 상기 하드 마스크는 SOI 핀 전계효과 트랜지스터가 형성될 SOI 기판 부분에 형성하는 단계;(b) 상기 하드 마스크를 이용하여 벌크 핀 전계효과 트랜지스터가 형성될 벌크 기판 부분의 실리콘 및 하부절연막을 식각하는 단계;(c) 상기 SOI 기판 및 벌크 기판 상에 하드 마스크 패턴을 형성하여, 상기 SOI 기판 및 벌크 기판 상에 각각 실리콘 핀 채널 및 소스/드레인의 패턴을 형성하는 단계;(d) 상기 SOI 기판 상에 형성된 실리콘 핀 채널에 제1 게이트 유전막을 성장시키고, 제1 게이트 물질을 증착한 후, 제1 게이트 영역을 형성하여 SOI 핀 전계효과 트랜지스터를 형성하는 단계; 및(e) 상기 벌크 기판 상에 형성된 실리콘 핀 채널에 상기 제1 게이트 유전막의 두께보다 제2 게이트 유전막을 두껍게 성장시키고, 제2 게이트 물질을 증착한 후, 제2 게이트 영역을 형성하여 벌크 핀 전계효과 트랜지스터를 형성하는 단계; 를 포함하는, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 7 |
7
제6항에 있어서,상기 SOI 핀 전계효과 트랜지스터는 단일 게이트 트랜지스터, 이중 게이트 트랜지스터 또는 다중 게이트 트랜지스터인, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 8 |
8
제6항에 있어서,상기 벌크 핀 전계효과 트랜지스터는 단일 게이트 트랜지스터, 이중 게이트 트랜지스터 또는 다중 게이트 트랜지스터인, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 9 |
9
제6항에 있어서,상기 SOI 핀 전계효과 트랜지스터 및 벌크 핀 전계효과 트랜지스터는 단일 게이트 트랜지스터, 이중 게이트 트랜지스터 또는 다중 게이트 트랜지스터인, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 10 |
10
제9항에 있어서,상기 벌크 기판 상에 형성되는 이중 또는 다중 게이트 트랜지스터는 상기 SOI 기판 상에 형성된 다중 게이트 트랜지스터에 비해 넓은 실리콘 채널 핀 폭을 갖는, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 11 |
11
상기 제6항 또는 제10항의 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법에 의하여 제작된, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터
|
| 12 |
12
(a) 실리콘 기판, 하부절연막, 실리콘 및 하드 마스크를 순차적으로 형성하되, 상기 하드 마스크는 SOI 핀 전계효과 트랜지스터가 형성될 SOI 기판 부분에 형성하는 단계;(b) 상기 하드 마스크를 이용하여 벌크 핀 전계효과 트랜지스터가 형성될 벌크 기판 부분의 실리콘 및 하부절연막을 식각하는 단계; (c) 상기 SOI 기판 및 벌크 기판 상에 하드 마스크 패턴을 형성하여, 상기 SOI 기판 및 벌크 기판 상에 각각 실리콘 핀 채널 및 소스/드레인의 패턴을 형성하는 단계;(d) 상기 SOI 기판 상에 형성된 실리콘 핀 채널에 게이트 유전막을 성장시키고, 게이트 물질을 증착한 후, 게이트 영역을 형성하여 SOI 핀 전계효과 트랜지스터를 형성하는 단계; 및(e) 상기 벌크 기판 상에 형성된 실리콘 핀 채널에 층간 절연막(Inter Layer Dielectrics) 또는 두꺼운 산화막을 성장시키고, 도전 전극을 게이트 물질로 증착한 후, 게이트 영역을 형성하여 벌크 핀 전계효과 트랜지스터를 형성하는 단계;를 포함하는, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 13 |
13
제12항에 있어서,상기 SOI 핀 전계효과 트랜지스터는 단일 게이트 트랜지스터, 이중 게이트 트랜지스터 또는 다중 게이트 트랜지스터인, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 14 |
14
제12항에 있어서,상기 벌크 핀 전계효과 트랜지스터는 단일 게이트 트랜지스터, 이중 게이트 트랜지스터 또는 다중 게이트 트랜지스터인, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 15 |
15
제12항에 있어서,상기 SOI 핀 전계효과 트랜지스터 및 벌크 핀 전계효과 트랜지스터는 단일 게이트 트랜지스터, 이중 게이트 트랜지스터 또는 다중 게이트 트랜지스터인, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 16 |
16
제15항에 있어서,상기 벌크 기판 상에 형성되는 이중 또는 다중 게이트 트랜지스터는 상기 SOI 기판 상에 형성된 다중 게이트 트랜지스터에 비해 넓은 실리콘 채널 핀 폭을 갖는, 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법
|
| 17 |
17
상기 제12항 내지 제16항 중 어느 한 항의 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법에 의하여 제작된 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터
|
| 18 |
17
상기 제12항 내지 제16항 중 어느 한 항의 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 제조 방법에 의하여 제작된 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터
|
