| 1 |
1
기판 상에 형성되며, 정공 배리어 물질 또는 전자 배리어 물질을 포함하는 정공 배리어 물질층;상기 정공 배리어 물질층 상에 형성되는 부유 바디층(floating body);상기 부유 바디층의 양측에 형성되는 소스 및 드레인;상기 부유 바디층 상에 형성되며, 산화막 및 전하 저장층을 포함하는 게이트 절연막; 및상기 게이트 절연막 상에 형성되는 게이트를 포함하는 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 정공 배리어 물질층은매립된 산화물(buried oxide), p형 바디(body)인 경우에 매립된 n-웰(buried n-well), n형 바디(body)인 경우에 매립된 p-웰(buried p-well), 매립된 SiC(buried SiC) 및 매립된 SiGe(buried SiGe) 중 어느 하나로 형성되는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 3 |
3
제1항에 있어서,상기 부유 바디층은충격 이온화(impact ionization)에 의해 발생한 정공이 축적되며, 실리콘, 게르마늄, 실리콘 게르마늄 및 3-5족 화합물 반도체 중 어느 하나로 형성되는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 4 |
4
제3항에 있어서,상기 부유 바디층은평면형 부유 바디층, 핀(fin)형 부유 바디층 및 나노선(nanowire)형 또는 나노시트(nanosheet)형 부유 바디층 중 어느 하나의 구조를 나타내는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 5 |
5
제3항에 있어서,상기 부유 바디층은상기 기판 상에 수평 방향 또는 수직 방향으로 형성되는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 6 |
6
제1항에 있어서,상기 부유 바디층 하단에 형성되는 하부 기판을 더 포함할 수 있으며, 상기 하부 기판은백 게이트(back gate)로 동작 가능한 것을 특징으로 하는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 7 |
7
제1항에 있어서,상기 소스 및 드레인은수평형 트랜지스터의 경우에 상기 부유 바디층의 좌우에 형성되고, 수직형 트랜지스터의 경우에 상기 부유 바디층의 상하에 형성되며, n형 실리콘, p형 실리콘 및 금속실리사이드 중 어느 하나로 형성되는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 8 |
8
제7항에 있어서,상기 n형 실리콘 또는 상기 p형 실리콘으로 형성된 상기 소스 및 드레인은확산(diffusion), 고상 확산(solid-phase diffusion), 에피택셜 성장(epitaxial growth), 선택적 에피택셜 성장(epitaxial growth), 이온 주입(ion implantation) 및 후속 열처리 중 어느 하나 이상으로 형성되는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 9 |
9
제7항에 있어서,상기 금속실리사이드로 형성된 상기 소스 및 드레인은어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨(Gd), 터뷸(Tb), 세륨(Ce), 백금(Pt), 납(Pb) 및 이리듐(Ir) 중 어느 하나로 형성된 상기 금속실리사이드를 포함하며, 도펀트 편석(dopant segregation)을 이용하여 접합을 개선하는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 10 |
10
제1항에 있어서,상기 소스 및 드레인은농도 구배의 비대칭적 구조로 형성되어 뉴런 및 시냅스 어레이의 스니크 패스(sneaky path)를 차단하는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 11 |
11
제1항에 있어서,상기 게이트 절연막은상기 전하 저장층을 중심으로 양측에 위치하는 두 개의 상기 산화막을 포함하거나, 상기 전하 저장층을 중심으로 일측에 위치하는 한 개의 상기 산화막을 포함하는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 12 |
12
제1항에 있어서,상기 게이트는상기 부유 바디층의 전체를 둘러싸고 있는 전면 게이트(gate-all-around) 구조를 나타내는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 13 |
13
제12항에 있어서,상기 단일 트랜지스터는상기 전면 게이트 구조인 경우, 상기 정공 배리어 물질층을 포함하지 않는 것을 특징으로 하는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 14 |
14
제1항에 있어서,상기 게이트는다중 게이트(multiple-gate)의 구조를 나타내는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 15 |
15
제1항에 있어서,상기 단일 트랜지스터는상기 소스 및 드레인으로 전류 신호가 인가되는 경우, 일정 이상의 신호 통합으로 인해 상기 소스 및 드레인에서 스파이크 형태의 전압 신호를 출력하는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 16 |
16
제1항에 있어서,상기 단일 트랜지스터는상기 게이트로 전압 신호가 인가되는 경우, 상기 소스 및 드레인에서 상기 전하 저장층에 저장된 전하의 양에 따라 변화하는 전류 신호를 출력하는, 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
| 17 |
17
뉴런 소자 및 시냅스 소자 모두로 사용 가능한 단일 트랜지스터를 포함하며, 상기 단일 트랜지스터를 상기 뉴런 소자 및 상기 시냅스 소자로 사용하여 구현하는, 재구성이 가능한 뉴로모픽 시스템
|
| 18 |
18
뉴런 소자 및 시냅스 소자 모두로 사용 가능한 단일 트랜지스터를 포함하며, 동일 공정을 사용하여 상기 뉴런 소자 및 상기 시냅스 소자를 동일 평면 상에 동시 구현(co-integration)하고, 금속 배선(interconnect metal)으로 연결하여 구현하는, 고집적 뉴로모픽 시스템
|
| 19 |
19
제18항에 있어서,상기 뉴로모픽 시스템은상기 시냅스 소자의 웨이트(weight)를 변화시키는 추가 회로의 삽입으로 인해 온칩 러닝(on-chip learning)에 사용되는 것을 특징으로 하는, 고집적 뉴로모픽 시스템
|
| 20 |
20
제18항에 있어서,상기 뉴로모픽 시스템은상기 단일 트랜지스터 외에 저항, 축전기 및 다른 트랜지스터 중 어느 하나 이상의 추가 컴포넌트를 포함하는 것을 특징으로 하는, 고집적 뉴로모픽 시스템
|
| 21 |
21
농도 구배의 비대칭적 구조로 형성되어 뉴런 및 시냅스 어레이의 스니크 패스(sneaky path)를 차단하는 소스 및 드레인;상기 소스와 상기 드레인 사이에 형성되며, 뉴런 동작을 수행하는 부유 바디층(floating body);상기 부유 바디층 상에 형성되며, 시냅스 동작을 수행하는 전하 저장층을 포함하는 게이트 절연막; 및상기 게이트 절연막 상에 형성되는 게이트를 포함하는 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터
|
