| 1 |
1
디지털 제어 신호를 입력 받는 소스 및 드레인, 및 제1 단자에 연결된 게이트를 포함하는 제1 NMOS 트랜지스터(n-type metal oxide semiconductor transistor);
상기 디지털 제어 신호를 입력 받는 소스 및 드레인, 및 제2 단자에 연결된 게이트를 포함하는 제2 NMOS 트랜지스터;
상기 디지털 제어 신호를 입력 받는 소스 및 드레인, 및 상기 제1 단자에 연결된 게이트를 포함하는 제1 PMOS 트랜지스터(p-type metal oxide semiconductor transistor); 및
상기 디지털 제어 신호를 입력 받는 소스 및 드레인, 및 상기 제2 단자에 연결된 게이트를 포함하는 제2 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 배랙터(Varactor)
|
| 2 |
2
제1 항에 있어서, 상기 제1 및 제2 단자는 캐소드(cathode)단자이거나 애노드(anode)단자인 것을 특징으로 하는 배랙터
|
| 3 |
3
제1 항에 있어서, 상기 각 제1 NMOS 트랜지스터, 제2 NMOS 트랜지스터, 제1 PMOS 트랜지스터, 및 제2 PMOS 트랜지스터들의 특성은 각 채널의 폭, 채널의 깊이, 및 도핑 농도에 상응하여 변하는 것을 특징으로 하는 배랙터
|
| 4 |
4
제1 항에 있어서, 상기 각 제1 NMOS 트랜지스터, 제2 NMOS 트랜지스터, 제1 PMOS 트랜지스터, 및 제2 PMOS 트랜지스터들의 크기에 기초하여 캐패시턴스 변화량에 상응하는 캐패시턴스 증분이 변화하는 것을 특징으로 하는 배랙터
|
| 5 |
5
제1 단자 및 제2 단자 사이에 병렬 연결되어 있으며 복수의 디지털 제어 신호를 포함하는 디지털 제어 신호 시퀀스를 순차적으로 입력 받는 복수 개의 배랙터부를 포함하며,
상기 각 배랙터부는 상기 복수의 디지털 제어 신호 중 하나의 디지털 제어 신호를 입력 받는 소스 및 드레인, 및 상기 제1 단자에 연결된 게이트를 포함하는 하나 이상의 NMOS 트랜지스터들을 포함하는 제1 NMOS 트랜지스터부;
상기 디지털 제어 신호를 입력 받는 소스 및 드레인, 및 상기 제2 단자에 연결된 게이트를 포함하는 하나 이상의 NMOS 트랜지스터들을 포함하는 제2 NMOS 트랜지스터부;
상기 디지털 제어 신호를 입력 받는 소스 및 드레인, 및 상기 제1 단자에 연결된 게이트를 포함하는 하나 이상의 PMOS 트랜지스터들을 포함하는 제1 PMOS 트랜지스터부; 및
상기 디지털 제어 신호를 입력 받는 소스 및 드레인, 및 상기 제2 단자에 연결된 게이트를 포함하는 하나 이상의 PMOS 트랜지스터들을 포함하는 제2 PMOS 트랜지스터부를 포함하는 것을 특징으로 하는 배랙터 어레이
|
| 6 |
6
제4 항에 있어서, 상기 제1 및 제2 단자는 캐소드 단자이거나 애노드 단자인 것을 특징으로 하는 배랙터 어레이
|
| 7 |
7
제4 항에 있어서, 상기 각 배랙터 부는 상기 디지털 제어 신호 입력단을 중심으로 대칭 구조를 가지는 것을 특징으로 하는 배랙터 어레이
|
| 8 |
8
제4 항에 있어서, 상기 각 배랙터 부는 상기 디지털 제어 신호가 상기 디지털 제어 시퀀스에서 차지하는 비트 자리수에 기초하여 상이한 수의 트랜지스터들을 포함하는 것을 특징으로 하는 배랙터 어레이
|
| 9 |
9
복수의 디지털 제어 신호를 포함하는 디지털 제어 신호 시퀀스에 기초하여 캐패시턴스 변화량에 상응하는 캐패시턴스 증분을 조절하는 디지털 제어 배랙터; 및
상기 디지털 제어 배랙터와 전기적으로 연결되어 상기 캐패시턴스 증분에 기초하여 출력 주파수 신호를 생성하는 발진 신호 출력부를 포함하며,
상기 디지털 제어 배랙터는 제1 단자 및 제2 단자 사이에 병렬 연결되어 있으며 상기 디지털 제어 신호 시퀀스를 순차적으로 입력 받는 하나 이상의 배랙터부를 포함하며,
상기 각 배랙터부는 상기 디지털 제어 신호를 입력 받는 소스 및 드레 인, 및 상기 제1 단자에 연결된 게이트를 포함하는 하나 이상의 NMOS 트랜지 스터들을 포함하는 제1 NMOS 트랜지스터부;
상기 디지털 제어 신호를 입력 받는 소스 및 드레인, 및 상기 제2 단자에 연결된 게이트를 포함하는 하나 이상의 NMOS 트랜지스터들을 포함하는 제2 NMOS 트랜지스터부;
상기 디지털 제어 신호를 입력 받는 소스 및 드레인, 및 상기 제1 단자에 연결된 게이트를 포함하는 하나 이상의 PMOS 트랜지스터들을 포함하는 제1 PMOS 트랜지스터부; 및
상기 디지털 제어 신호를 입력 받는 소스 및 드레인, 및 상기 제2 단자에 연결된 게이트를 포함하는 하나 이상의 PMOS 트랜지스터들을 포함하는 제2 PMOS 트랜지스터부를 포함하는 것을 특징으로 하는 디지털 제어 발진기(digitally-controlled oscillator)
|
| 10 |
10
제8 항에 있어서, 상기 제1 및 제2 단자는 캐소드 단자이거나 애노드 단자인 것을 특징으로 하는 디지털 제어 발진기
|
