1 |
1
전자 회로에 포함되는 VCO(voltage controlled oscillator)에 있어서, 제어 전압을 입력받아, 상기 제어 전압에 비례하는 발진 주파수를 갖는 기본파 신호를 출력하는 발진부; 및상기 발진부와 연결되어, 상기 VCO의 내부 피드백 경로를 형성하는 피드백부를 포함하고, 상기 발진부는, 복수의 트랜지스터들(transistor)을 더 포함하고, 상기 복수의 트랜지스터들 각각은 소스(source) 단자를 통해 상기 발진 주파수의 확인을 위한 외부 피드백 경로에 포함되는 버퍼와 연결되는, VCO
|
2 |
2
청구항 1에 있어,상기 발진부는, 상기 복수의 트랜지스터들 각각의 드레인(drain) 단자로 전원 전압을 입력하는 제1 인덕터(inductor); 상기 복수의 트랜지스터들 각각의 게이트(gate) 단자로 상기 제어 전압을 입력하는 버랙터 커패시터(varactor capacitor); 및 상기 버랙터 커패시터와 병렬 연결되며, 상기 복수의 트랜지스터들 각각의 게이트 단자로 바이어스(bias) 전압을 입력하는 제2 인덕터를 더 포함하는, VCO
|
3 |
3
청구항 2에 있어, 상기 제1 인덕터는 상기 복수의 트랜지스터들 각각에 서로 동일한 상기 전원 전압을 입력하고, 상기 버랙터 커패시터는 상기 복수의 트랜지스터들 각각에 서로 동일한 상기 제어 전압을 입력하고, 상기 제2 인덕터는 상기 복수의 트랜지스터들 각각에 서로 동일한 상기 바이어스 전압을 입력하는, VCO
|
4 |
4
청구항 2에 있어, 상기 피드백부는, 상기 발진부의 상기 제1 인덕터 및 상기 제2 인덕터와 상호 인덕턴스(mutual inductance)로 결합되는 제3 인덕터를 더 포함하는, VCO
|
5 |
5
청구항 1에 있어, 상기 피드백부는, 상기 버퍼의 기생 커패시턴스(parasitic capacitance)를 흡수하는 기생 커패시턴스 흡수부를 더 포함하는, VCO
|
6 |
6
청구항 1에 있어, 상기 VCO는, 상기 발진 주파수가 체배(multiplying)된 신호를 출력하는 출력부를 더 포함하는, VCO
|
7 |
7
전자 회로에 포함되는 PLL(phase locked loop)에 있어서, 기준 신호와 입력 신호의 위상 차이의 비교 결과를 출력하는 위상 검출기(phase detector); 상기 위상 차이의 비교 결과를 기초로 충전/방전 전류를 출력하는 충전 펌프(charge pump); 상기 충전/방전 전류를 적분하여 제어 전압을 출력하는 루프 필터(loop filter); 상기 제어 전압을 기초로 기본파 신호를 출력하는 VCO(voltage controlled oscillator); 상기 VCO에 의해 출력된 기본파 신호에 이득을 부여하는 버퍼; 및 상기 버퍼의 출력 신호의 주파수를 분할하고, 주파수 분할된 신호를 상기 위상 검출기에 피드백하는 주파수 분배부를 포함하고, 상기 VCO는, 상기 제어 전압에 비례하는 발진 주파수를 갖는 기본파 신호를 출력하는 발진부; 및상기 발진부와 연결되어, 상기 VCO의 내부 피드백 경로를 형성하는 피드백부를 포함하고, 상기 버퍼는, 상기 발진부의 복수의 트랜지스터들(transistor) 각각의 소스(source) 단자에 연결되는, PLL
|
8 |
8
청구항 7에 있어,상기 발진부는, 상기 복수의 트랜지스터들 각각의 드레인(drain) 단자로 전원 전압을 입력하는 제1 인덕터(inductor); 상기 복수의 트랜지스터들 각각의 게이트(gate) 단자로 상기 제어 전압을 입력하는 버랙터 커패시터(varactor capacitor); 및 상기 버랙터 커패시터와 병렬 연결되며, 상기 복수의 트랜지스터들 각각의 게이트 단자로 바이어스(bias) 전압을 입력하는 제2 인덕터를 더 포함하는, PLL
|
9 |
9
청구항 8에 있어, 상기 제1 인덕터는 상기 복수의 트랜지스터들 각각에 서로 동일한 상기 전원 전압을 입력하고, 상기 버랙터 커패시터는 상기 복수의 트랜지스터들 각각에 서로 동일한 상기 제어 전압을 입력하고, 상기 제2 인덕터는 상기 복수의 트랜지스터들 각각에 서로 동일한 상기 바이어스 전압을 입력하는, PLL
|
10 |
10
청구항 8에 있어, 상기 피드백부는, 상기 발진부의 상기 제1 인덕터 및 상기 제2 인덕터와 상호 인덕턴스(mutual inductance)로 결합되는 제3 인덕터를 더 포함하는, PLL
|
11 |
11
청구항 7에 있어, 상기 피드백부는, 상기 버퍼의 기생 커패시턴스(parasitic capacitance)를 흡수하는 기생 커패시턴스 흡수부를 더 포함하는, PLL
|
12 |
12
청구항 7에 있어, 상기 VCO는, 상기 발진 주파수가 체배(multiplying)된 신호를 출력하는 출력부를 더 포함하는, PLL
|