| 1 |
1
인덕터와 커패시터를 이용한 공진 회로-상기 공진 회로는 위상이 서로 반대인 차동 출력 전압들을 출력하는 출력 노드들을 포함함-를 포함하는 LC 공진부;피드백 트랜지스터들-상기 피드백 트랜지스터들의 게이트 노드들은 상기 출력 노드들과 연결됨-을 포함하는 피드백 트랜지스터부; 및상기 차동 출력 전압들을 전압 분배하는 커패시터 디바이더 회로들을 포함하는 커패시터 디바이더부를 포함하고,상기 차동 출력 전압들은 적어도 상기 인덕터, 상기 커패시터 디바이더 회로들 및 상기 피드백 트랜지스터들에 의하여 그라운드 전위보다 낮은 전압까지 스윙하는 차동 전압 제어 발진기
|
| 2 |
2
제1항에 있어서,상기 차동 출력 전압들의 발진 개시를 위한 양성 피드백 회로를 더 포함하는 차동 전압 제어 발진기
|
| 3 |
3
제1항에 있어서,상기 차동 출력 전압들의 진폭은 상기 커패시터 디바이더 회로에 포함된 커패시터들의 전기용량 비율에 따라 결정되는 차동 전압 제어 발진기
|
| 4 |
4
인덕터와 커패시터를 이용한 공진 회로-상기 공진 회로는 위상이 서로 반대인 차동 출력 전압들을 출력하는 출력 노드들을 포함함-를 포함하는 LC 공진부;피드백 트랜지스터들-상기 피드백 트랜지스터들의 게이트 노드들은 상기 출력 노드들과 연결됨-을 포함하는 피드백 트랜지스터부; 및상기 출력 노드들과 연결된 커패시터 디바이더 회로들-상기 커패시터 디바이더 회로들은 상기 차동 출력 전압들이 전압 분배된 전압 값들을 가지는 전압 분배 노드들을 포함하고, 상기 전압 분배 노드들은 상기 피드백 트랜지스터들의 소스 노드들과 연결됨-을 포함하는 커패시터 디바이더부를 포함하는 차동 전압 제어 발진기
|
| 5 |
5
제4항에 있어서,크로스-커플 트랜지스터들-상기 크로스-커플 트랜지스터들의 게이트 노드들은 상기 출력 노드들과 연결되고, 상기 크로스-커플 트랜지스터들의 드레인 노드들은 상기 전압 분배 노드들과 연결됨-을 포함하는 크로스-커플 트랜지스터부를 더 포함하는 차동 전압 제어 발진기
|
| 6 |
6
제1항에 있어서,상기 커패시터 디바이더 회로들에 포함된 커패시터들의 전기용량 비율은 상기 차동 전압 제어 발진기의 출력 전압의 진폭이 상기 차동 전압 제어 발진기의 전원 전압보다 커지도록 구성되는 차동 전압 제어 발진기
|
| 7 |
7
인덕터와 버랙터를 이용한 공진 회로-상기 공진 회로는 차동 신호를 출력하기 위한 제1 출력 노드 및 제2 출력 노드를 포함함-를 포함하는 LC 공진부;제1 피드백 트랜지스터 및 제2 피드백 트랜지스터를 포함하는 피드백 트랜지스터부-상기 제1 피드백 트랜지스터의 게이트 노드와 상기 제2 피드백 트랜지스터의 게이트 노드는 각각 상기 제1 출력 노드 및 상기 제2 출력 노드와 연결됨-; 및제1 커패시터 디바이더 및 제2 커패시터 디바이더를 포함하는 커패시터 디바이더부-상기 제1 커패시터 디바이더에 포함된 제1 커패시터의 일단과 상기 제2 커패시터 디바이더에 포함된 제2 커패시터의 일단은 각각 상기 제1 출력 노드 및 상기 제2 출력 노드와 연결되고, 상기 제1 커패시터의 타단과 상기 제2 커패시터의 타단은 각각 상기 제1 피드백 트랜지스터의 소스 노드 및 상기 제2 피드백 트랜지스터의 소스 노드와 연결됨-를 포함하는 차동 전압 제어 발진기
|
| 8 |
8
제7항에 있어서,상기 LC 공진부는 제1 인덕터, 제2 인덕터, 제1 버랙터 및 제2 버랙터-상기 제1 인덕터의 일단과 상기 제2 인덕터의 일단 각각은 입력 전원과 연결되고, 상기 제1 인덕터의 타단과 상기 제1 버랙터의 일단 각각은 제1 차동 신호를 출력하는 제1 출력 노드와 연결되며, 상기 제2 인덕터의 타단과 상기 제2 버랙터의 일단 각각은 제2 차동 신호를 출력하는 제2 출력 노드와 연결되고, 상기 제1 버랙터의 타단과 상기 제2 버랙터의 타단 각각은 공진 주파수 제어 전원(270)과 연결됨-를 포함하는 차동 전압 제어 발진기
|
| 9 |
9
제7항에 있어서,상기 제1 피드백 트랜지스터의 드레인 노드와 상기 제2 피드백 트랜지스터의 드레인 노드 각각은 입력 전원과 연결되는 차동 전압 제어 발진기
|
| 10 |
10
제7항에 있어서,상기 제1 커패시터 디바이더에 포함된 제3 커패시터의 일단과 상기 제2 커패시터 디바이더에 포함된 제4 커패시터의 일단은 각각 상기 제1 피드백 트랜지스터의 소스 노드 및 상기 제2 피드백 트랜지스터의 소스 노드와 연결되고, 상기 제3 커패시터의 타단과 상기 제4 커패시터의 타단 각각은 그라운드와 연결되는 차동 전압 제어 발진기
|
| 11 |
11
제7항에 있어서,제1 크로스-커플 트랜지스터 및 제2 크로스-커플 트랜지스터를 포함하는 크로스-커플 트랜지스터부-상기 제1 크로스-커플 트랜지스터의 게이트 노드와 상기 제2 크로스-커플 트랜지스터는 각각 상기 제2 출력 노드 및 상기 제1 출력 노드와 연결되고, 상기 제1 크로스-커플 트랜지스터의 드레인 노드와 상기 제2 크로스-커플 트랜지스터의 드레인 노드는 각각 상기 제1 피드백 트랜지스터의 소스 노드 및 상기 제2 피드백 트랜지스터의 소스 노드와 연결되며, 상기 제1 크로스-커플 트랜지스터의 소스 노드와 상기 제2 크로스-커플 트랜지스터의 소스 노드 각각은 그라운드와 연결됨-를 더 포함하는 차동 전압 제어 발진기
|
| 12 |
12
제7항에 있어서,상기 제1 피드백 트랜지스터의 소스 노드의 전압은 상기 제1 출력 노드의 전압 및 상기 제1 커패시터 디바이더에 포함된 커패시터들의 임피던스 비율에 따라 결정되고, 상기 제2 피드백 트랜지스터의 소스 노드의 전압은 상기 제2 출력 노드의 전압 및 상기 제2 커패시터 디바이더에 포함된 커패시터들의 임피던스 비율에 따라 결정되는 차동 전압 제어 발진기
|
| 13 |
13
제8항에 있어서,상기 제1 인덕터의 인덕턴스와 상기 제2 인덕터의 인덕턴스는 서로 동일하고, 상기 제1 버랙터의 커패시턴스와 상기 제2 버랙터의 커패시턴스는 서로 동일한 차동 전압 제어 발진기
|
| 14 |
14
제10항에 있어서,상기 제1 커패시터의 커패시턴스와 상기 제2 커패시터의 커패시턴스는 서로 동일하고, 상기 제3 커패시터의 커패시턴스와 상기 제4 커패시터의 커패시턴스는 서로 동일한 차동 전압 제어 발진기
|
| 15 |
15
제10항에 있어서,상기 제1 커패시터의 커패시턴스 대비 상기 제3 커패시터의 커패시턴스가 증가할수록 상기 제1 출력 노드에서 출력되는 제1 차동 신호의 진폭이 증가하고, 상기 제2 커패시터의 커패시턴스 대비 상기 제4 커패시터의 커패시턴스가 증가할수록 상기 제2 출력 노드에서 출력되는 제2 차동 신호의 진폭이 증가하는 차동 전압 제어 발진기
|
| 16 |
16
제8항에 있어서,상기 제1 출력 노드에서 출력되는 제1 차동 신호의 전압이 증가하는 반주기에서 상기 제1 인덕터는 상기 제1 버랙터와 상기 제1 커패시터를 충전시키고 상기 제2 인덕터는 상기 제2 버랙터와 상기 제2 커패시터를 방전시키며,상기 제1 차동 신호의 전압이 감소하는 반주기에서 상기 제1 인덕터는 상기 제1 버랙터와 상기 제1 커패시터를 방전시키고 상기 제2 인덕터는 상기 제2 버랙터와 상기 제2 커패시터를 충전시키는 차동 전압 제어 발진기
|
| 17 |
17
제16항에 있어서,상기 제1 차동 신호의 전압이 감소하는 반주기에서 상기 제1 인덕터에 의한 방전으로 인하여 상기 제1 커패시터의 극성이 변경되는 차동 전압 제어 발진기
|
