| 1 |
1
제1 내부 입력과 연결된 게이트(gate), 제1 출력과 연결된 제1 연결선, 및 전원과 연결되거나 접지된 제2 연결선을 갖는 제1 입력 트랜지스터;제2 내부 입력과 연결된 게이트, 제2 출력과 연결된 제1 연결선, 및 상기 전원과 연결되거나 접지된 제2 연결선을 갖는 제2 입력 트랜지스터;상기 제1 내부 입력과 연결된 게이트, 검출 노드(detection node)와 연결된 제1 연결선, 및 상기 전원과 연결되거나 접지된 제2 연결선을 갖는 제1 레플리카 트랜지스터(replica transistor);상기 제2 내부 입력과 연결된 게이트, 상기 검출 노드와 연결된 제1 연결선, 및 상기 전원과 연결되거나 접지된 제2 연결선을 갖는 제2 레플리카 트랜지스터; 및바이어스 전압과 연결된 게이트, 상기 검출 노드와 연결된 제1 연결선, 및 상기 전원과 연결되거나 접지된 제2 연결선을 갖는 바이어스 트랜지스터;를 포함하는, 증폭기
|
| 2 |
2
제 1 항에 있어서,상기 제1 레플리카 트랜지스터는 상기 제1 입력 트랜지스터의 구성을 복제한 것이고, 상기 제2 레플리카 트랜지스터는 상기 제2 입력 트랜지스터의 구성을 복제한 것인, 증폭기
|
| 3 |
3
제 1 항에 있어서,상기 증폭기는, 상기 검출 노드, 상기 제1 내부 입력 및 상기 제2 내부 입력과 연결되는 바이어스 제어 회로; 를 더 포함하고,상기 바이어스 제어 회로는, 상기 검출 노드의 검출 전압에 기초하여 상기 제1 내부 입력 및 상기 제2 내부 입력의 입력 값을 조정하는 것인, 증폭기
|
| 4 |
4
제 3 항에 있어서,상기 바이어스 제어 회로는, 상기 검출 노드의 검출 전압이 목표 전압에 대응되도록, 상기 제1 내부 입력 및 상기 제2 내부 입력의 입력 값을 피드백하는 것인, 증폭기
|
| 5 |
5
제 4 항에 있어서,상기 증폭기는,상기 바이어스 제어 회로와 연결되는 능동 부하(active load);를 더 포함하고,상기 검출 노드의 검출 전압이 목표 전압에 대응될 때까지, 상기 능동 부하의 저항 값이 변화함으로써 상기 검출 전압이 보정되는 것인, 증폭기
|
| 6 |
6
제 5 항에 있어서,상기 능동 부하의 저항 값은, 상기 바이어스 제어 회로로부터 상기 능동 부하에 인가되는 전압에 기초하여 결정되는 것인, 증폭기
|
| 7 |
7
제 1 항에 있어서,상기 제1 입력 트랜지스터가 n개(n은 자연수)의 개별 트랜지스터를 포함하고, 상기 제2 입력 트랜지스터가 m개(m은 자연수)의 개별 트랜지스터를 포함하는 경우, 상기 제1 레플리카 트랜지스터 및 상기 제2 레플리카 트랜지스터 각각은 m개 및 n개의 개별 트랜지스터를 포함하는 것인, 증폭기
|
| 8 |
8
제 1 항에 있어서,상기 증폭기는, 외부 입력;상기 외부 입력과 상기 제1 내부 입력을 연결하는 제1 커패시터; 및상기 외부 입력과 상기 제2 내부 입력을 연결하는 제2 커패시터;를 더 포함하고,상기 제1 커패시터 및 상기 제2 커패시터에 의해, 상기 제1 내부 입력 및 상기 제2 내부 입력은 상기 외부 입력과 독립적인 것인, 증폭기
|
| 9 |
9
제 1 항에 있어서,상기 증폭기는 1μV 이하의 노이즈 및 20kHz 이상의 대역폭(bandwidth)을 갖는 것인, 증폭기
|
| 10 |
10
제1 내부 입력과 연결된 게이트, 제1 출력과 연결된 드레인(drain), 및 전원과 연결된 소스(source)를 갖는 제1 입력 트랜지스터;제2 내부 입력과 연결된 게이트, 제2 출력과 연결된 드레인, 및 상기 전원과 연결된 소스를 갖는 제2 입력 트랜지스터;상기 제1 내부 입력과 연결된 게이트, 검출 노드와 연결된 드레인, 및 상기 전원과 연결된 소스를 갖는 제1 레플리카 트랜지스터;상기 제2 내부 입력과 연결된 게이트, 상기 검출 노드와 연결된 드레인, 및 전원과 연결된 소스를 갖는 제2 레플리카 트랜지스터; 및바이어스 전압과 연결된 게이트, 상기 검출 노드와 연결된 드레인, 및 접지된 소스를 갖는 바이어스 트랜지스터;를 포함하는, 증폭기
|
| 11 |
11
제1 내부 입력과 연결된 게이트, 제1 출력과 연결된 드레인, 및 접지된 소스를 갖는 제1 입력 트랜지스터;제2 내부 입력과 연결된 게이트, 제2 출력과 연결된 드레인, 및 접지된 소스를 갖는 제2 입력 트랜지스터;상기 제1 내부 입력과 연결된 게이트, 검출 노드와 연결된 드레인, 및 접지된 소스를 갖는 제1 레플리카 트랜지스터;상기 제2 내부 입력과 연결된 게이트, 상기 검출 노드와 연결된 드레인, 및 접지된 소스를 갖는 제2 레플리카 트랜지스터; 및바이어스 전압과 연결된 게이트, 상기 검출 노드와 연결된 소스, 및 전원과 연결된 드레인을 갖는 바이어스 트랜지스터;를 포함하는, 증폭기
|
