| 1 |
1
메모리 셀 내의 비교기의 옵셋 부호를 양의 옵셋 또는 음의 옵셋으로 조작하여, 옵셋의 부호에 따라 대응되는 두 디지털 레벨 신호를 기록하는 단계(S1) ; 및상기 비교기의 두 입력단에 동일한 전압을 인가하여 그 출력값으로부터 상기 단계(S1)에서 기록된 디지털 레벨 신호를 읽어내는 단계(S2)를 포함하는 것을 특징으로 하는 디지털 데이터의 저장 방법
|
| 2 |
2
제1항에 있어서, 상기 단계(S1)는, 비교기를 구성하는 트랜지스터들 중 어느 하나 또는 그 이상의 트랜지스터에서 전하가 게이트 유전체에 포획되어 해당 트랜지스터의 드레인 전류 특성을 변화시키는 스트레스를 가하는 것에 의하여 달성되는 것임을 특징으로 하는 디지털 데이터의 저장 방법
|
| 3 |
3
제2항에 있어서, 상기 단계(S1)는, 상기 해당 트랜지스터의 게이트-소스 전압을 상승시키는 것에 의하여 구현되는 것임을 특징으로 하는 디지털 데이터의 저장 방법
|
| 4 |
4
제3항에 있어서, 상기 단계(S1)는, 상기 해당 트랜지스터의 문턱 전압의 절대치가 높아지고, 이에 의하여 드레인 전류가 감소하는 방향으로 전류 특성이 변화하는 것에 의하여 달성되는 것임을 특징으로 하는 디지털 데이터의 저장 방법
|
| 5 |
5
제2항 내지 제4항 중 어느 한 항에 있어서, 상기 해당 트랜지스터는 단일 게이트 구조임을 특징으로 하는 디지털 데이터의 저장 방법
|
| 6 |
6
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 비교기는 크로스-커플 트랜지스터 형태의 구성을 적어도 하나 이상 포함하는 것임을 특징으로 하는 디지털 데이터의 저장 방법
|
| 7 |
7
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 비교기는 래치 형태인 것을 특징으로 하는 디지털 데이터의 저장 방법
|
| 8 |
8
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 비교기는 적어도 하나의 크로스-커플 PMOS 트랜지스터 쌍 및 적어도 하나의 크로스-커플 NMOS 트랜지스터 쌍을 포함하는 것임을 특징으로 하는 디지털 데이터의 저장 방법
|
| 9 |
9
메모리 셀 내의 비교기의 옵셋 부호를 양의 옵셋 또는 음의 옵셋으로 조작하여, 옵셋의 부호에 따라 대응되는 두 디지털 레벨 신호를 기록하는 수단(M1); 및상기 비교기의 두 입력단에 동일한 전압을 인가하여 그 출력값으로부터 상기 단계(S1)에서 기록된 디지털 레벨 신호를 읽어내는 수단(M2)를 포함하는 것을 특징으로 하는 디지털 데이터의 저장 장치
|
| 10 |
10
제9항에 있어서, 상기 수단(M1)은, 비교기를 구성하는 트랜지스터들 중 어느 하나 또는 그 이상의 트랜지스터에서 전하가 게이트 유전체에 포획되어 해당 트랜지스터의 드레인 전류 특성을 변화시키는 스트레스를 가하는 수단을 포함하는 것을 특징으로 하는 디지털 데이터의 저장 장치
|
| 11 |
11
제10항에 있어서, 상기 수단(M1)은, 상기 해당 트랜지스터의 게이트-소스 전압을 상승시키는 수단을 포함하는 것을 특징으로 하는 디지털 데이터의 저장 장치
|
| 12 |
12
제10항에 있어서, 상기 수단(M1)은, 상기 해당 트랜지스터의 문턱 전압의 절대치가 높아지고, 이에 의하여 드레인 전류가 감소하는 방향으로 전류 특성을 변화시키는 수단을 포함하는 것을 특징으로 하는 디지털 데이터의 저장 장치
|
| 13 |
13
제10항 내지 제12항 중 어느 한 항에 있어서, 상기 해당 트랜지스터는 단일 게이트 구조임을 특징으로 하는 디지털 데이터의 저장 장치
|
| 14 |
14
제9항 내지 제12항 중 어느 한 항에 있어서, 상기 비교기는 크로스-커플 트랜지스터 형태의 구성을 적어도 하나 이상 포함하는 것임을 특징으로 하는 디지털 데이터의 저장 장치
|
| 15 |
15
제9항 내지 제12항 중 어느 한 항에 있어서, 상기 비교기는 래치 형태인 것을 특징으로 하는 디지털 데이터의 저장 장치
|
| 16 |
16
제9항 내지 제12항 중 어느 한 항에 있어서, 상기 비교기는 적어도 하나의 크로스-커플 PMOS 트랜지스터 쌍 및 적어도 하나의 크로스-커플 NMOS 트랜지스터 쌍을 포함하는 것임을 특징으로 하는 디지털 데이터의 저장 장치
|
