| 1 |
1
반도체 메모리 장치의 감지 증폭기에 있어서, 선택된 메모리 셀에 연결된 제1 비트라인과 결합된 제1 출력 노드 전압과 상기 선택된 메모리 셀에 연결되지 않은 제2 비트라인과 결합된 제2 출력 노드 전압간의 전압차를 센싱하여 증폭하는 감지 증폭기 회로; 상기 감지 증폭기 회로의 제1 출력 노드에 결합하여 감지 증폭기 인에이블 신호가 활성화된 상태에서 상기 제1 출력 노드 전압이 제1 논리 레벨을 가지고 상기 제2 출력 노드 전압이 제2 논리 레벨을 가지는 경우 상기 제1 출력 노드에 제1 전류 싱크 경로를 제공하여 상기 제1 출력 노드의 전압을 떨어뜨리도록 전류 싱크 동작하는 제1 포지티브 피드백 전류 싱크 회로; 및상기 감지 증폭기 회로의 상기 제2 출력 노드에 결합하여, 상기 제1 포지티브 피드백 전류 싱크 회로의 상기 전류 싱크 동작에 의해 상기 제1 출력 노드의 전압이 떨어지는 경우 상기 제2 출력 노드에 대해 전류 싱크 동작을 수행하지 않는 제2 포지티브 피드백 전류 싱크 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 2 |
2
제1항에 있어서, 상기 제2 포지티브 피드백 전류 싱크 회로는상기 감지 증폭기 인에이블 신호가 활성화된 상태에서 상기 제1 출력 노드 전압이 상기 제2 논리 레벨을 가지고 상기 제2 출력 노드 전압이 상기 제1 논리 레벨을 가지는 경우 상기 제2 출력 노드에 제2 전류 싱크 경로를 제공하여 상기 제2 출력 노드의 전압을 떨어뜨리도록 전류 싱크 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 3 |
3
제1항에 있어서, 상기 제1 포지티브 피드백 전류 싱크 회로는상기 제1 출력 노드에 응답하여 스위칭되는 제1 스위칭부; 상기 제 1 스위칭부에 결합되어 전류 미러로 동작하는 전류 미러부; 및상기 제1 출력 노드와 결합하여 상기 제1 출력 노드에 상기 제1 전류 싱크 경로를 제공하여 상기 제1 출력 노드의 전압을 떨어뜨리도록 동작하는 전류 싱크부를 포함하는 것을 특징으로하는 반도체 메모리 장치의 감지 증폭기
|
| 4 |
4
제3항에 있어서, 상기 전류 싱크부는 리셋 제어 신호에 응답하여 상기 제2 출력 노드의 전압을 초기화시키는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 5 |
5
제 4항에 있어서, 상기 제1 포지티브 피드백 전류 싱크 회로는프리차지 제어 신호에 응답하여 온/오프 스위칭되는 제 2 스위칭부를 더 포함하되, 상기 제2 스위칭부는 턴온된 경우 상기 제1 포지티브 피드백 전류 싱크 회로의 동작을 중단시키는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 6 |
6
제 5항에 있어서, 상기 제1 포지티브 피드백 전류 싱크 회로는,제1 PMOS 트랜지스터와, 제2 PMOS 트랜지스터와, 상기 제 1 스위칭부를 구성하는 제1 NMOS 트랜지스터와, 상기 전류 미러부를 구성하는 제2 NMOS 트랜지스터 및 제3 NMOS 트랜지스터와, 상기 전류 싱크부를 구성하는 제5 NMOS 트랜지스터를 포함하며,상기 제 1 PMOS 트랜지스터는 제1 전원 전압에 소스 단자가 연결되고, 상기 제1 NMOS 트랜지스터에 드레인 단자가 연결되어 상기 감지 증폭기 인에이블 신호에 응답하여 스위칭 동작을 하고, 상기 제 2 PMOS 트랜지스터는 상기 제1 전원 전압에 소스 단자가 연결되고, 상기 제 3 NMOS 트랜지스터에 드레인 단자가 연결되어 상기 리셋 제어 신호에 응답하여 스위칭 동작을 하며, 상기 제 1 NMOS 트랜지스터는 게이트가 상기 제1 출력 노드에 연결되고 드레인은 상기 제1 PMOS 트랜지스터의 드레인에 연결되고, 상기 제 2 NMOS 트랜지스터는 드레인이 상기 제1 NMOS 트랜지스터의 소스에 연결되고 소스가 접지에 결합되고, 제 3 NMOS 트랜지스터는 게이트가 상기 제1 NMOS 트랜지스터의 소스에 연결되고 소스가 상기 접지에 결합되고 드레인이 상기 제 1 출력노드에 연결되며, 상기 제 5 NMOS 트랜지스터는 게이트가 상기 리셋 제어 신호에 결합되고 드레인은 상기 제2 출력 노드에 결합되며 소스는 상기 접지에 결합되는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 7 |
7
제6항에 있어서, 상기 제1 포지티브 피드백 전류 싱크 회로는 게이트가 상기 프리차지 제어 신호에 결합되고 드레인이 상기 제3 NMOS 트랜지스터의 게이트에 연결되고 소스가 상기 접지에 결합되는 제4 NMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 8 |
8
제6항에 있어서, 상기 제2 포지티브 피드백 전류 싱크 회로는상기 제2 출력 노드에 응답하여 스위칭되는 제3 스위칭부; 상기 제3 스위칭부에 결합되어 전류 미러로 동작하는 제 1 전류 미러부; 및상기 제2 출력 노드와 결합하여 상기 제2 출력 노드에 상기 제2 전류 싱크 경로를 제공하여 상기 제2 출력 노드의 전압을 떨어뜨리도록 동작하는 제 1 전류 싱크부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
삭제
|
| 14 |
14
선택된 메모리 셀에 연결된 제1 비트라인과 결합된 제1 출력 노드 전압과 상기 선택된 메모리 셀에 연결되지 않은 제2 비트라인과 결합된 제2 출력 노드 전압간의 전압차를 센싱하여 증폭하는 감지 증폭기의 동작 방법에 있어서, 감지 증폭기 인에이블 신호가 활성화된 상태에서 상기 제1 출력 노드 전압이 제1 논리 레벨을 가지고 상기 제2 출력 노드 전압이 제2 논리 레벨을 가지는 경우 상기 제1 출력 노드에 제1 전류 싱크 경로를 제공하여 상기 제1 출력 노드의 전압을 떨어뜨리도록 전류 싱크 동작을 수행하는 단계를 포함하되, 상기 전류 싱크 동작에 의해 상기 제1 출력 노드의 전압이 떨어지는 경우 상기 제2 출력 노드에 대해 전류 싱크 동작을 수행하지 않는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기의 동작 방법
|
| 15 |
15
제14항에 있어서, 상기 감지 증폭기 인에이블 신호가 활성화된 상태에서 상기 제1 출력 노드 전압이 상기 제2 논리 레벨을 가지고 상기 제2 출력 노드 전압이 상기 제1 논리 레벨을 가지는 경우 상기 제2 출력 노드에 제2 전류 싱크 경로를 제공하여 상기 제2 출력 노드의 전압을 떨어뜨리도록 전류 싱크 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기의 동작 방법
|
