1 |
1
강유전체 트랜지스터;상기 강유전체 트랜지스터와 전기적으로 결합된 복수의 스위칭 소자; 및상기 복수의 스위칭 소자를 제어하기 위한 각각의 제어 신호를 각각의 스위칭 소자에게 전달하기 위한 복수의 제어 라인을 포함하고,상기 강유전체 트랜지스터의 각 전극이 플로팅(floating)되지 않도록, 상기 복수의 스위칭 소자가 상기 각각의 제어 신호에 기초하여 개별적으로 제어되도록 구성되는 것인, 메모리 셀
|
2 |
2
제1항에 있어서,상기 복수의 스위칭 소자는 각각 상기 강유전체 트랜지스터의 적어도 하나의 전극과 접속되도록 구성된 패스 트랜지스터인 것인 메모리 셀
|
3 |
3
제2항에 있어서, 상기 복수의 스위칭 소자는 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자를 포함하며,상기 제1 스위칭 소자는 상기 강유전체 트랜지스터의 소스 전극과 접속되고, 상기 제2 스위칭 소자는 상기 강유전체 트랜지스터의 게이트 전극과 접속되며, 상기 제3 스위칭 소자는 상기 강유전체 트랜지스터의 소스 전극과 게이트 전극 사이를 스위칭하며,상기 강유전체 트랜지스터의 드레인 전극으로는 레퍼런스 전압이 제공되는 메모리 셀
|
4 |
4
제3항에 있어서, 상기 복수의 제어 라인은 제1 제어 라인, 제2 제어 라인 및 제3 제어 라인을 포함하며,상기 제1 제어 라인, 제2 제어 라인 및 제3 제어 라인 각각은 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자 각각의 게이트 전극과 연결되어 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자 각각의 온(on)/오프(off) 동작을 제어하도록 구성되는 것인 메모리 셀
|
5 |
5
제4항에 있어서, 상기 메모리 셀은 제1 입출력 라인 및 제2 입출력 라인을 더 포함하며,상기 제1 스위칭 소자는 상기 소스 전극과 상기 제1 입출력 라인 사이의 접속을 스위칭하고, 상기 제2 스위칭 소자는 상기 게이트 전극과 상기 제2 입출력 라인 사이의 접속을 스위칭하며, 상기 제3 스위칭 소자는 상기 소스 전극과 상기 게이트 전극 사이의 접속을 스위칭하는 것인 메모리 셀
|
6 |
6
제5항에 있어서, 상기 메모리 셀은 상기 강유전체 트랜지스터의 상기 드레인 전극에 상기 레퍼런스 전압을 제공하기 위한 제3 입출력 라인을 더 포함하는 메모리 셀
|
7 |
7
제6항에 있어서, 상기 메모리 셀의 쓰기 동작 시에,상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 각각 상기 제1 제어 라인 및 상기 제2 제어 라인의 제어에 의해 온 상태가 되고, 상기 제3 스위칭 소자는 상기 제3 제어 라인의 제어에 의해 오프 상태가 되도록 구성되는 것인 메모리 셀
|
8 |
8
제7항에 있어서,상기 메모리 셀에 1을 쓰기 위한 동작 시에,상기 제1 입출력 라인 및 상기 제3 입출력 라인에 로우(low) 신호가 인가되고, 상기 제2 입출력 라인에 하이(high) 신호가 인가되는 것인 메모리 셀
|
9 |
9
제7항에 있어서,상기 메모리 셀에 0을 쓰기 위한 동작 시에,상기 제1 입출력 라인 및 상기 제3 입출력 라인에 하이(high) 신호가 인가되고, 상기 제2 입출력 라인에 로우(low) 신호가 인가되는 것인 메모리 셀
|
10 |
10
제7항에 있어서,상기 메모리 셀에 0을 쓰기 위한 동작 시에,상기 제1 입출력 라인 및 상기 제3 입출력 라인에 0V의 신호가 인가되고, 상기 제2 입출력 라인에 미리 결정된 크기의 음의 전압이 인가되는 것인 메모리 셀
|
11 |
11
제8항 내지 제10항 중 어느 한 항에 있어서, 상기 메모리 셀이 쓰기 동작을 하지 않는 대기 상태에 있을 때,상기 제1 스위칭 소자 및 상기 제3 스위칭 소자는 각각 상기 제1 제어 라인 및 상기 제3 제어 라인의 제어에 의해 온 상태가 되고, 상기 제2 스위칭 소자는 상기 제2 제어 라인의 제어에 의해 오프 상태가 되도록 구성되는 것인 메모리 셀
|
12 |
12
제6항에 있어서,상기 메모리 셀의 읽기 동작 시에,상기 제1 스위칭 소자 및 상기 제3 스위칭 소자는 각각 상기 제1 제어 라인 및 상기 제3 제어 라인의 제어에 의해 온 상태가 되고, 상기 제2 스위칭 소자는 상기 제2 제어 라인의 제어에 의해 오프 상태가 되도록 구성되고, 상기 제3 입출력 라인에 하이(high) 신호가 인가되는 것인 메모리 셀
|
13 |
13
제12항에 있어서, 상기 제1 입출력 라인에 흐르는 전류의 측정에 기초하여 상기 메모리 셀에 저장된 정보를 읽는 것인 메모리 셀
|
14 |
14
제13항에 있어서, 상기 제1 입출력 라인에서 측정된 전류가 미리 결정된 기준값보다 큰 경우 상기 메모리 셀에 저장된 정보를 1로 읽고, 상기 제1 입출력 라인의 측정된 전류가 미리 결정된 기준값보다 작은 경우 상기 메모리 셀에 저장된 정보를 0으로 읽는 것인 메모리 셀
|
15 |
15
제12항에 있어서, 상기 제1 입출력 라인에 용량성 소자가 연결되어 있으며, 상기 용량성 소자에 인가된 전압의 측정에 기초하여 상기 메모리 셀에 저장된 정보를 읽는 것인 메모리 셀
|
16 |
16
제15항에 있어서, 상기 용량성 소자에서 측정된 전압이 미리 결정된 기준값보다 큰 경우 상기 메모리 셀에 저장된 정보를 1로 읽고, 상기 용량성 소자에서 측정된 전압이 미리 결정된 기준값보다 작은 경우 상기 메모리 셀에 저장된 정보를 0으로 읽는 것인 메모리 셀
|
17 |
17
제12항에 있어서, 상기 메모리 셀에 저장된 정보의 읽기 동작이 수행된 후에 상기 제1 입출력 라인을 리셋(reset)하는 것인 메모리 셀
|
18 |
18
복수의 행과 열로 배열된 복수의 메모리 셀을 포함한 메모리 장치로서,각각의 메모리 셀은,강유전체 트랜지스터;상기 강유전체 트랜지스터와 전기적으로 결합된 복수의 스위칭 소자; 및상기 복수의 스위칭 소자를 제어하기 위한 각각의 제어 신호를 각각의 스위칭 소자에게 전달하기 위한 복수의 제어 라인을 포함하고,상기 강유전체 트랜지스터의 각 전극이 플로팅(floating)되지 않도록, 상기 복수의 스위칭 소자가 상기 각각의 제어 신호에 기초하여 개별적으로 제어되도록 구성되며,각 행에 배열된 복수의 스위칭 소자는 각 행에 대응하는 복수의 제어 라인에 의해 제어되는 것인 메모리 장치
|