기술이전플랫폼 Tech-Bridge-이전대상기술

맞춤기술찾기

홈으로 가기

맞춤기술찾기

이전대상기술

프린트하기

이전대상기술

블록 이레이즈 가능한 3차원 적층형 낸드 플래시 메모리 어레이

기술번호 : KST2014050450
담당센터 : 서울동부기술혁신센터
전화번호 : 02-2155-3662

상담신청 PDF 받기

상세정보
공개전문
공고전문
등록사항
통합행정정보
기술정보
과제정보
관련기술
심판사항

서지정보
인명정보
행정처리
청구항
지정국
패밀리정보
국가R&D 연구정보

이전 슬라이드 보기 다음 슬라이드 보기

요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약	본 발명은 3차원 적층형 낸드 플래시 메모리 어레이에 관한 것으로, 더욱 상세하게는 층별 또는 수평 비트라인별 독립적으로 블록 이레이즈 가능한 3차원 적층형 낸드 플래시 메모리 어레이 구조에 관한 것이다.
Int. CL	H01L 27/11551 (2017.01.01) G11C 5/02 (2006.01.01) G11C 16/04 (2006.01.01) G11C 16/16 (2006.01.01)
CPC	H01L 27/11551(2013.01) H01L 27/11551(2013.01) H01L 27/11551(2013.01) H01L 27/11551(2013.01)
출원번호/일자	1020100132161 (2010.12.22)
출원인	서울대학교산학협력단
등록번호/일자	10-1172690-0000 (2012.08.03)
공개번호/일자	10-2012-0070730 (2012.07.02) 문서열기
공고번호/일자	(20120809) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태	등록
심사진행상태	수리
심판사항
구분	신규
원출원번호/일자
관련 출원번호
심사청구여부/일자	Y (2010.12.22)
심사청구항수	15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호	이름	국적	주소
1	서울대학교산학협력단	대한민국	서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호	이름	국적	주소
1	박병국	대한민국	서울특별시 서초구
2	윤장근	대한민국	대전광역시 중구
3	박세환	대한민국	서울특별시 관악구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호	이름	국적	주소
1	권오준	대한민국	서울특별시 강남구 테헤란로 **, 성지하이츠차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호	이름	국적	주소
1	서울대학교산학협력단		서울특별시 관악구

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서 [Patent Application] Patent Application	2010.12.22	수리 (Accepted)	1-1-2010-0846708-53
2	출원인정보변경(경정)신고서 Notification of change of applicant's information	2011.09.27	수리 (Accepted)	4-1-2011-5195109-43
3	선행기술조사의뢰서 Request for Prior Art Search	2011.11.10	수리 (Accepted)	9-1-9999-9999999-89
4	선행기술조사보고서 Report of Prior Art Search	2011.12.14	수리 (Accepted)	9-1-2011-0094566-71
5	등록결정서 Decision to grant	2012.07.31	발송처리완료 (Completion of Transmission)	9-5-2012-0446811-03
6	출원인정보변경(경정)신고서 Notification of change of applicant's information	2013.01.14	수리 (Accepted)	4-1-2013-5007213-54
7	출원인정보변경(경정)신고서 Notification of change of applicant's information	2015.03.17	수리 (Accepted)	4-1-2015-5033829-92
8	출원인정보변경(경정)신고서 Notification of change of applicant's information	2015.05.13	수리 (Accepted)	4-1-2015-5062924-01
9	출원인정보변경(경정)신고서 Notification of change of applicant's information	2019.05.13	수리 (Accepted)	4-1-2019-5093546-10
10	출원인정보변경(경정)신고서 Notification of change of applicant's information	2019.05.23	수리 (Accepted)	4-1-2019-5101798-31
11	출원인정보변경(경정)신고서 Notification of change of applicant's information	2019.08.02	수리 (Accepted)	4-1-2019-5154561-59

번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호	청구항
1	1 반도체 기판 상에 수평으로 일정 간격 이격되며 수직으로 적층된 복수개의 나노 와이어 형태의 액티브 바디들로 형성된 비트라인들과;상기 비트라인들 중 수평으로 일정 간격 이격된 것들을 연결하며 상기 비트라인들의 수직 적층수 만큼 복수개로 수직 적층된 바디컨택라인들과;상기 바디컨택라인들과 연결된 공통소스라인과; 상기 공통소스라인과 이웃하여 상기 바디컨택라인들 상에 상기 각 비트라인을 감싸며 비트라인과 수직되게 형성된 접지선택라인과;상기 접지선택라인 상에 상기 각 비트라인을 감싸며 비트라인 방향으로 일정 거리 이격되며 비트라인과 수직되게 형성된 복수개의 워드라인들을 포함하여 구성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
2	2 제 1 항에 있어서,상기 공통소스라인은 상기 바디컨택라인들 일측에서 상기 반도체 기판과 연결된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
3	3 제 1 항에 있어서,상기 바디컨택라인들은 일측에서 수직으로 형성된 반도체 기둥과 연결되고,상기 공통소스라인은 상기 반도체 기둥 상부에 형성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
4	4 제 2 항에 있어서,상기 접지선택라인은 상기 각 바디컨택라인을 적어도 일부 감싸며 형성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
5	5 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 바디컨택라인들은 상기 공통소스라인과 연결된 반대측에 각 아래층의 바디컨택라인이 일부 드러나도록 계단 형상의 컨택부가 형성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
6	6 제 5 항에 있어서,상기 접지선택라인은 상기 공통소스라인과 일부 겹치게 형성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
7	7 제 6 항에 있어서,상기 각 워드라인 및 상기 접지선택라인이 감싸는 상기 각 비트라인의 액티브 바디 단면은 사각형, 원형 및 타원형 중에서 어느 하나인 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
8	8 제 7 항에 있어서,상기 각 워드라인 및 상기 접지선택라인 양측에 드러난 상기 각 비트라인의 액티브 바디에는 프린징 전계에 의하여 가상 소스/드레인이 형성되는 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
9	9 반도체 기판 상에 제 1 수평방향으로 일정 간격 이격되며 상기 기판과 수직하게 나노 와이어 형태로 형성된 액티브 바디들이 제 2 수평방향으로 일정 간격 이격되며 확장 형성된 비트라인들과;상기 비트라인들 중 상기 제 1 수평방향으로 일정 간격 이격된 것들을 연결하며 상기 비트라인들의 상기 제 2 수평방향으로 확장 형성된 수만큼 상기 제 2 수평방향으로 일정 간격 이격되며 형성된 복수개의 바디컨택라인들과;상기 바디컨택라인들과 연결된 공통소스라인과; 상기 공통소스라인과 이웃하여 상기 바디컨택라인들 상에 상기 각 비트라인을 감싸며 비트라인과 수직되게 형성된 접지선택라인과;상기 접지선택라인 상에 상기 각 비트라인을 감싸며 비트라인 방향으로 일정 거리 이격되며 비트라인과 수직되게 형성된 복수개의 워드라인들을 포함하여 구성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
10	10 제 9 항에 있어서,상기 공통소스라인은 상기 바디컨택라인들 일측에서 상기 제 2 수평방향으로 형성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
11	11 제 9 항에 있어서,상기 바디컨택라인들은 일측에서 상기 제 2 수평방향으로 형성된 반도체 수평 라인과 연결되고,상기 공통소스라인은 상기 반도체 수평 라인의 일측에 형성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
12	12 제 10 항에 있어서,상기 접지선택라인은 상기 각 바디컨택라인을 적어도 일부 감싸며 형성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
13	13 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,상기 접지선택라인은 상기 공통소스라인과 일부 겹치게 형성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
14	14 제 13 항에 있어서,상기 각 워드라인 및 상기 접지선택라인이 감싸는 상기 각 비트라인의 액티브 바디 단면은 사각형, 원형 및 타원형 중에서 어느 하나인 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
15	15 제 14 항에 있어서,상기 각 워드라인 및 상기 접지선택라인 양측에 드러난 상기 각 비트라인의 액티브 바디에는 프린징 전계에 의하여 가상 소스/드레인이 형성되는 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이

본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.

이전대상기술 뷰 페이지 등록사항 > 특허 등록번호 표입니다.
특허 등록번호	10-1172690-0000

권리란

표시번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 권리란 표입니다.
표시번호	사항
1	출원 연월일 : 20101222 출원 번호 : 1020100132161 공고 연월일 : 20120809 공고 번호 : 특허결정(심결)연월일 : 20120731 청구범위의 항수 : 15 유별 : G11C 16/16 발명의 명칭 : 블록 이레이즈 가능한 3차원 적층형 낸드 플래시 메모리 어레이 존속기간(예정)만료일 :

특허권자란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 특허권자란 표입니다.
순위번호	사항
1	(권리자) 서울대학교산학협력단 서울특별시 관악구...

등록료란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 등록료란 표입니다.
제 1 - 3 년분	금 액	315,000 원	2012년 08월 03일	납입
제 4 년분	금 액	259,000 원	2015년 07월 30일	납입
제 5 년분	금 액	259,000 원	2016년 02월 12일	납입
제 6 년분	금 액	259,000 원	2017년 07월 24일	납입
제 7 년분	금 액	335,000 원	2018년 07월 20일	납입
제 8 년분	금 액	345,050 원	2019년 09월 02일	납입
제 9 년분	금 액	345,050 원	2020년 08월 20일	납입

본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송번호의 정보를 제공하는 이전대상기술 뷰 페이지 통합행정정보 > 등록료란 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서	2010.12.22	수리 (Accepted)	1-1-2010-0846708-53
2	출원인정보변경(경정)신고서	2011.09.27	수리 (Accepted)	4-1-2011-5195109-43
3	선행기술조사의뢰서	2011.11.10	수리 (Accepted)	9-1-9999-9999999-89
4	선행기술조사보고서	2011.12.14	수리 (Accepted)	9-1-2011-0094566-71
5	등록결정서	2012.07.31	발송처리완료 (Completion of Transmission)	9-5-2012-0446811-03
6	출원인정보변경(경정)신고서	2013.01.14	수리 (Accepted)	4-1-2013-5007213-54
7	출원인정보변경(경정)신고서	2015.03.17	수리 (Accepted)	4-1-2015-5033829-92
8	출원인정보변경(경정)신고서	2015.05.13	수리 (Accepted)	4-1-2015-5062924-01
9	출원인정보변경(경정)신고서	2019.05.13	수리 (Accepted)	4-1-2019-5093546-10
10	출원인정보변경(경정)신고서	2019.05.23	수리 (Accepted)	4-1-2019-5101798-31
11	출원인정보변경(경정)신고서	2019.08.02	수리 (Accepted)	4-1-2019-5154561-59


기술번호	KST2014050450
자료제공기관	NTB
기술공급기관	서울대학교
기술명	블록 이레이즈 가능한 3차원 적층형 낸드 플래시 메모리 어레이
기술개요	본 발명은 3차원 적층형 낸드 플래시 메모리 어레이에 관한 것으로, 더욱 상세하게는 층별 또는 수평 비트라인별 독립적으로 블록 이레이즈 가능한 3차원 적층형 낸드 플래시 메모리 어레이 구조에 관한 것이다.
개발상태	기술개발진행중
기술의 우수성
응용분야
시장규모 및 동향
희망거래유형	라이센스
사업화적용실적
도입시고려사항


과제고유번호	1415109042
세부과제번호	10035320
연구과제명	차세대 메모리용 3D 적층 신소자 및 핵심소재 공정기술 개발
성과구분	출원
부처명	지식경제부
연구관리전문기관명	한국산업기술평가관리원
연구주관기관명	서울대학교산학협력단
성과제출연도	2010
연구기간	201003~201502
기여율	1
연구개발단계명	기초연구
6T분류명	IT(정보기술)


과제고유번호	1415122071
세부과제번호	10035320
연구과제명	차세대 메모리용 3D 적층 신소자 및 핵심소재 공정기술 개발
성과구분	등록
부처명	지식경제부
연구관리전문기관명	한국산업기술평가관리원
연구주관기관명	서울대학교산학협력단
성과제출연도	2012
연구기간	201003~201502
기여율	1
연구개발단계명	기초연구
6T분류명	IT(정보기술)

특허성과

[1020120146580]	비대칭 2-단자 바이리스터 소자	새창보기
[1020120041245]	커패시터리스 디램 셀 및 그 제조방법	새창보기
[1020120019349]	ＬＳＭ이 가능한 3차원 적층형 낸드 플래시 메모리 어레이 및 그 동작방법	새창보기
[1020120019304]	3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법	새창보기
[1020100134312]	층 선택이 가능한 3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 제조방법	새창보기
[1020100132161]	블록 이레이즈 가능한 3차원 적층형 낸드 플래시 메모리 어레이	새창보기
[1020100088405]	3차원 구조의 비휘발성 메모리 소자, 그 제조 방법 및 메모리 칩	새창보기
[1020100071736]	커패시터리스 디램 셀 및 그 제조방법	새창보기

중요키워드

이전대상기술 뷰 페이지 관련기술 표
[KST2015135713][서울대학교]	비대칭 액세스 타임을 가진 반도체 메모리 장치	새창보기
[KST2015136117][서울대학교]	전해질을 이용한 다이내믹 램	새창보기
[KST2016016717][서울대학교]	비휘발성 메모리 소자 및 이의 구동 방법(Non-volatile memory device and method of driving the same)	새창보기
[KST2017007743][서울대학교]	3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device)	새창보기
[KST2017011306][서울대학교]	데이터 저장 장치 및 이의 구동 방법(Data storage device and method of driving the same)	새창보기
[KST2015134966][서울대학교]	초고속 비휘발성 자기 랜덤 액세스 메모리	새창보기
[KST2023002096][서울대학교]	스파이킹 신경망 장치, 불휘발성 메모리 장치 및 그것의 동작 방법	새창보기
[KST2017007992][서울대학교]	3 차원 비휘발성 메모리 소자의 초기화 방법(Method of initializing 3 dimensional non-volatile memory device)	새창보기
[KST2015135295][서울대학교]	멀티비트 자기기록소자를 구현하기 위한 자기소용돌이 구조의 자화 스위칭 방법	새창보기
[KST2021009774][서울대학교]	신경망을 위한 시냅스 스트링 어레이 아키텍처	새창보기
[KST2015137468][서울대학교]	불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동적 접근 방법	새창보기
[KST2019005992][서울대학교]	셀 스트링의 선택 트랜지스터를 프로그램함으로 데이터를 보호하는 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치	새창보기
[KST2014037271][서울대학교]	데이터 기입 장치 및 기입 방법	새창보기
[KST2015136214][서울대학교]	랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법	새창보기
[KST2015160929][서울대학교]	플래시 메모리의 매핑 방법 및 장치	새창보기
[KST2015134965][서울대학교]	초고속 자기기록소자와 자기기록소자의 정보저장방법	새창보기
[KST2019017397][서울대학교]	3차원 적층 시냅스 어레이 기반의 뉴로모픽 시스템과 그 동작 방법 및 제조 방법	새창보기
[KST2015135482][서울대학교]	반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법	새창보기
[KST2015135702][서울대학교]	스트링선택트랜지스터들의 문턱전압을 모니터링하는 ＳＳＬ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법	새창보기
[KST2015135617][서울대학교]	적층 다이내믹 램	새창보기
[KST2017001457][서울대학교]	리텐션에 의한 데이터 손실을 방지하는 데이터 처리 시스템의 작동 방법(METHOD OF DATA PROCESSING SYSTEM TO PREVENTING DATA LOSS DUE TO RETENTION)	새창보기

의뢰할 수요기술을 선택합니다

담당자명, 주소, 이메일, 연락처, 내용, 파일선택의 정보를 제공하는 도입희망기술 뷰 페이지 의뢰하기 입력표입니다.
담당자명		활동구분※필수입력항목
이메일		연락처	- -
내용
파일선택	파일선택

기술이전 상담신청 드립니다.
기업명
신청자 성명		직책
연락처	- -
이메일	@
상담희망전담센터	※ 사업장(본점) 소재지가 속한 지역의 기술혁신센터를 지정해주세요.