1 |
1
기판; 및상기 기판 상의 적어도 하나의 낸드 스트링을 포함하고, 상기 적어도 하나의 낸드 스트링은 상기 기판 상으로 상향 신장된 적어도 하나의 반도체 기둥 및 상기 적어도 하나의 반도체 기둥을 따라 직렬로 연결된 복수의 메모리셀들을 포함하고,상기 적어도 하나의 반도체 기둥은 각 낸드 스트링 내에 적어도 하나의 측방향 확장부를 포함하고,각 낸드 스트링 내 상기 복수의 메모리셀들은,상기 기판 상에 복수의 층으로 적층되고 상기 적어도 하나의 반도체 기둥을 둘러싸는 복수의 제어 게이트 전극들; 및상기 적어도 하나의 반도체 기둥 및 상기 제어 게이트 전극들 사이의 적어도 하나의 전하 저장층을 포함하는, 3차원 구조의 비휘발성 메모리 소자
|
2 |
2
제 1 항에 있어서, 상기 적어도 하나의 반도체 기둥은 상기 기판에 수직으로 신장된, 3차원 구조의 비휘발성 메모리 소자
|
3 |
3
제 1 항에 있어서, 상기 적어도 하나의 측방향 확장부의 상기 기판과 평행한 단면적은 상기 적어도 하나의 반도체 기둥의 나머지 부분의 단면적보다 큰, 3차원 구조의 비휘발성 메모리 소자
|
4 |
4
제 1 항에 있어서, 상기 적어도 하나의 측방향 확장부는 각 낸드 스트링 내 상기 복수의 메모리셀들의 3 내지 6개 사이에 배치되는, 3차원 구조의 비휘발성 메모리 소자
|
5 |
5
삭제
|
6 |
6
제 1 항에 있어서, 상기 적어도 하나의 낸드 스트링의 단부에 연결된 적어도 하나의 비트 라인을 더 포함하고,상기 적어도 하나의 낸드 스트링은 상기 복수의 메모리셀들 및 상기 적어도 하나의 비트 라인 사이의 스트링 선택 트랜지스터를 더 포함하는, 3차원 구조의 비휘발성 메모리 소자
|
7 |
7
기판 상에 복수의 제 1 도전층들을 적층하는 단계;상기 복수의 제 1 도전층들을 관통하여 신장하는 적어도 하나의 제 1 반도체 기둥을 형성하는 단계;상기 복수의 제 1 도전층들 상에 상기 적어도 하나의 제 1 반도체 기둥의 단부와 연결된 적어도 하나의 제 1 측방향 확장부를 형성하는 단계;상기 적어도 하나의 제 1 측방향 확장부 상에 복수의 제 2 도전층들을 적층하는 단계; 및상기 복수의 제 2 도전층들을 관통하여 상기 적어도 하나의 제 1 측방향 확장부에 연결된 적어도 하나의 제 2 반도체 기둥을 형성하는 단계를 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
8 |
8
제 7 항에 있어서, 상기 적어도 하나의 제 1 반도체 기둥을 형성하기 전에, 상기 복수의 제 1 도전층들을 관통하는 적어도 하나의 제 1 관통 홀을 형성하는 단계; 및상기 적어도 하나의 제 1 관통 홀의 내부 표면 상에 적어도 하나의 제 1 전하 저장층을 형성하는 단계를 포함하고,상기 적어도 하나의 제 1 반도체 기둥은 상기 적어도 하나의 제 1 관통 홀 내의 상기 적어도 하나의 제 1 전하 저장층 상에 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
9 |
9
제 8 항에 있어서, 상기 적어도 하나의 제 2 반도체 기둥을 형성하기 전에, 상기 복수의 제 2 도전층들을 관통하여, 상기 적어도 하나의 제 1 측방향 확장층을 노출하는 적어도 하나의 제 2 관통 홀을 형성하는 단계; 및상기 적어도 하나의 제 2 관통 홀의 내부 표면 상에 적어도 하나의 제 2 전하 저장층을 형성하는 단계를 포함하고,상기 적어도 하나의 제 2 반도체 기둥은 상기 적어도 하나의 제 2 관통 홀 내의 상기 적어도 하나의 제 2 전하 저장층 상에 상기 적어도 하나의 제 1 측방향 확장층과 연결되게 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
10 |
10
제 7 항에 있어서, 상기 적어도 하나의 제 1 반도체 기둥은 상기 기판의 표면으로부터 선택적 에피택셜 성장(selective epitaxial growth)법을 이용하여 단결정 구조로 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
11 |
11
제 10 항에 있어서, 상기 적어도 하나의 제 1 측방향 확장부는, 상기 적어도 하나의 제 1 반도체 기둥의 표면으로부터 선택적 에피택셜 성장(selective epitaxial growth)법을 이용하여 단결정 구조로 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
12 |
12
제 11 항에 있어서, 상기 적어도 하나의 제 1 반도체 기둥은 수직 신장 조건의 선택적 에피택셜 성장법을 이용하여 형성하고, 상기 적어도 하나의 제 1 측방향 확장부는 측면 성장 조건의 선택적 에피택셜 성장법을 이용하여 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
13 |
13
제 10 항에 있어서, 상기 적어도 하나의 제 1 측방향 확장부는, 상기 제 1 반도체 기둥 상에 비정질 구조의 반도체층을 증착 후 패터닝 및 열처리하여 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
14 |
14
제 7 항에 있어서, 상기 적어도 하나의 제 1 반도체 기둥은 상기 기판의 표면 상에 비정질 구조의 반도체층을 증착 후 패터닝 및 열처리하여 형성하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
15 |
15
제 7 항에 있어서, 상기 복수의 제 1 도전층들 및 상기 복수의 제 2 도전층들을 패터닝하여, 상기 기판 상에 복수의 층으로 적층된 복수의 제어 게이트 전극들 및 스트링 선택 게이트 전극들을 형성하는 단계를 더 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
16 |
16
제 7 항에 있어서, 상기 적어도 하나의 제 2 반도체 기둥 상에 비트 라인을 형성하는 단계를 더 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
17 |
17
제 7 항에 있어서, 상기 제 2 도전층들 상에 상기 적어도 하나의 제 2 반도체 기둥의 단부와 연결된 적어도 하나의 제 2 측방향 확장부를 형성하는 단계;상기 적어도 하나의 제 2 측방향 확장부 상에 복수의 제 3 도전층들을 적층하는 단계; 및상기 복수의 제 3 도전층들을 관통하여 상기 적어도 하나의 제 2 측방향 확장부에 연결된 적어도 하나의 제 3 반도체 기둥을 형성하는 단계를 더 포함하는, 3차원 구조의 비휘발성 메모리 소자의 제조방법
|
18 |
18
제 1 항 내지 제 4 항의 어느 한 항 또는 제 6 항에 따른 3차원 구조의 비휘발성 메모리 소자를 포함하는 메모리셀 어레이;상기 메모리셀 어레이의 워드 라인들에 결합된 로우 디코더;상기 메모리셀 어레이의 비트 라인들에 결합된 칼럼 디코더; 및상기 로우 디코더 및 상기 칼럼 디코더에 결합된 제어 로직을 포함하는, 메모리 칩
|