| 1 |
1
기판 상에 복수개의 반도체층들이 수직으로 적층되어 일단에 각 비트라인이 연결된 복수개의 액티브라인들과, 상기 복수개의 액티브라인들을 수직으로 교차하며 일정 간격으로 이격되어 형성된 복수개의 스트링선택라인들, 복수개의 워드라인들 및 접지선택라인을 포함하는 단위 빌딩이 하나 이상 배열되어 메모리 빌딩 블록을 구성하되,상기 기판 상에 상기 메모리 빌딩 블록의 일측으로 상기 단위 빌딩과 동일한 구조로 형성되어 상기 복수개의 스트링선택라인들에 의하여 형성된 스트링선택트랜지스터들의 문턱전압을 확인하기 위한 SSL 상태 확인 빌딩이 더 형성된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
|
| 2 |
2
제 1 항에 있어서,상기 스트링선택트랜지스터들은 상기 각 스트링선택라인에 의하여 수직으로 복수개 적층되되, 하층으로 가며 2 이상의 문턱전압 크기로 증가하거나 감소하는 분포를 갖도록 프로그램된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
|
| 3 |
3
제 2 항에 있어서,상기 스트링선택트랜지스터들 중 이웃한 스트링선택라인을 따라 수직 적층된 스트링선택트랜지스터들 사이에는 상기 2 이상의 문턱전압 크기가 하층으로 가며 서로 역순으로 증가하거나 감소하는 분포를 갖도록 프로그램된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
|
| 4 |
4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 단위 빌딩은 상기 각 액티브라인의 타단이 상기 접지선택라인 하부에서 상기 각 반도체층이 수평으로 연결되고, 상기 접지선택라인의 일측으로 돌출된 상기 각 반도체층에 복수개의 공통접지라인이 연결된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
|
| 5 |
5
제 4 항에 있어서,상기 단위 빌딩은 상기 접지선택라인의 타측으로 상기 각 반도체층을 수직으로 연결하는 공통 바디가 더 구비된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
|
| 6 |
6
제 4 항에 있어서,상기 복수개의 스트링선택라인들 및 상기 접지선택라인은 상기 메모리 빌딩 블록의 하나 이상의 단위 빌딩은 물론 상기 SSL 상태 확인 빌딩의 각 대응 라인에 서로 연결되어 상기 메모리 빌딩 블록의 행 디코더에 구비된 각 출력단에 연결되고, 상기 복수개의 워드라인들 및 상기 복수개의 공통접지라인들은 상기 메모리 빌딩 블록과 상기 SSL 상태 확인 빌딩 사이에서 차단되고,상기 메모리 빌딩 블록의 복수개 워드라인들 및 공통접지라인들은 상기 메모리 빌딩 블록의 행 디코더에 구비된 각 출력단에 연결되고, 상기 SSL 상태 확인 빌딩의 복수개 워드라인들 및 공통접지라인들은 상기 메모리 빌딩 블록의 행 디코더와 반대편에 구비된 모니터링 행 디코더의 각 출력단에 연결되고,상기 SSL 상태 확인 빌딩의 각 액티브라인의 일단에 연결된 상기 각 비트라인은 모니터링 페이지 버퍼에 구비된 비트라인 입력단에 연결된 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이
|
| 7 |
7
제 6 항에 의한 3차원 적층형 낸드 플래시 메모리 어레이의 상기 스트링선택트랜지스터들의 문턱전압을 모니터링하는 방법에 있어서,상기 복수개의 스트링선택라인들에 상기 복수개의 반도체층들 중 특정 반도체층을 선택하기 위한 전압을 인가하여 상기 메모리 빌딩 블록을 동작시킬 때 상기 모니터링 페이지 버퍼를 통하여 상기 스트링선택트랜지스터들의 문턱전압 이상 유무를 동시에 확인하는 것을 특징으로 하는 스트링선택트랜지스터의 문턱전압 모니터링 방법
|
| 8 |
8
제 7 항에 있어서,상기 SSL 상태 확인 빌딩의 복수개 워드라인들은 모두 각 셀의 채널이 켜질 수 있는 패스 전압을 인가하고,상기 SSL 상태 확인 빌딩의 복수개 공통접지라인들 중 상기 특정 반도체층에 연결된 선택 공통접지라인은 접지, 나머지 비선택 공통접지라인들은 접지보다 높은 전압을 인가하고,상기 접지선택라인은 접지선택트랜지스터의 채널이 켜질 수 있는 턴온 전압을 인가하여,상기 모니터링 페이지 버퍼의 출력이 "1" 이면 정상, "0"이면 비정상으로 상기 스트링선택트랜지스터들의 문턱전압의 상태를 확인하는 것을 특징으로 하는 스트링선택트랜지스터의 문턱전압 모니터링 방법
|
| 9 |
9
제 1 항 내지 제 3 항 중 어느 한 항에 의한 3차원 적층형 낸드 플래시 메모리 어레이를 구동하는 방법에 있어서,상기 메모리 빌딩 블록이 복수개로 구성되더라도 비정상적인 스트링선택트랜지스터들의 문턱전압 값을 수정하기 위해서 모든 메모리 빌딩 블록의 스트링선택트랜지스터들을 프로그램하지 않고 선택된 메모리 빌딩 블록의 스트링선택트랜지스터들만 프로그램하여 스트링선택트랜지스터들의 프로그램으로 인한 busy status 시간을 분산하는 것을 특징으로 하는 3차원 적층형 낸드 플래시 메모리 어레이의 구동방법
|
