| 1 |
1
제1형의 기판에 제2형의 불순물을 각각 주입하는 것에 의해 형성되는 소스영역 및 드레인 영역과, 상기 제1형의 불순물을 주입하는 것에 의해 형성되는 채널영역과, 이 채널영역 위에 순차로 형성되는 게이트 산화막 및 게이트 산화막의 양끝부분에 각각 형성되는 새부리 산화막들을 추가로 포함하고, 상기 채널영역은 상기 소스영역 및 상기 드레인영역의 표면보다 침강된 표면을 갖고 자기정렬로 할로 도핑된 불순물 프로파일을 가지며, 상기 소스영역 및 상기 드레인 영역은 상기 채널영역 쪽으로 갈수록 불순물의 농도가 서서히 감소하는 경사 도핑 프러파일을 갖는 것을 특징으로 하는 MOS 전계효과 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 게이트는 상기 새부리 산화막들 위에 소정의 길이로 각각 겹쳐지는 영역들을 갖도록 정의되는 것을 특징으로 하는 MOS 전계효과 트랜지스터
|
| 3 |
3
제3항에 있어서, 상기 게이트의 상기 겹쳐지는 영역들 각각은 서로 상이한 길이를 갖고, 상기 소스영역과 상기 드레인 영역 각각은 상기 채널영역 쪽으로 서로 상이한 확산길이를 갖는 것을 특징으로 하는 MOS 전계효과 트랜지스터
|
| 4 |
4
MOSFET를 제조하는 방법에 있어서, 제1형의 실리콘 기판(1)에 제2형의 웰(2)을 형성하고 소정의 두께로 제1산화막(3)을 성장시킨 후 상기 제1산화막(3) 위에 소정의 두께로 제1질화막(4)을 증착하고 활성영역을 정의하는 단계와, 비활성 영역의 상기 제1질화막(4)을 제거하고 소자분리와 문턱전압의 조절을 위한 이온주입을 수행하는 단계와, 상기 비활성 영역에 소자분리를 위한 제2산화막(5)을 소정의 두께로 형성하고 상기 제1질화막(4)을 제거한 후 소정의 두께를 제2질화막(6)을 증착하고 채널이 형성될 채널영역 위의 상기 제2질화막(6)을 제거하여 상기 제1산화막(3)이 드러나게 하는 단계와, 열산화에 의해 상기 채널영역에 제3산화막(7)을 형성하고 상기 제2형의 MOSFET용 소스/드레인을 형성하기 위해 상기 제2형의 불순물 이온을 저농도로 주입하고, 상기 제1형의 MOSFET용 소스/드레인을 형성하기 위해 상기 제1형의 불순물 이온을 저농도로 주입하는 단계와 상기 채널영역에 형성된 상기 제3산화막(7)을 제거하되, 상기 제3산화막(7)의 양쪽 가장자리 부분에 각각 형성된 새부리 산화막(7a)을 남기고 제거한 후 상기 새부리 산화막(7a)을 소스/드레인 마스크로서 사용하고 소정의 불순물 이온들을 차례로 주입하여 상기 제2형의 상기 MOSFET용 채널(8)과, 상기 제1형의 상기 MOSFET용 채널(8a)을 각각 형성하는 단계와, 오염물질을 제거하고 손상부분을 복구하기 위해 세정을 수행한 후 게이트 열산화를 수행하여 소정의 두께로 게이트 산화막(9,9a)을 형성하고 소정의 두께로 다결정실리콘을 증착하여 게이트(10,10a)을 정의하는 단계와, 상기 제1형의 상기 MOSFET와 상기 제2형의 상기 MOSFET에 고농도로 상기 제1형 및 상기 제2형의 불순물을 각각 도핑하여 상기 제1형의 소스/드레인(11a)과 상기 제2형의 소스/드레인(11)을 각각 형성하고 상기 불순물들의 전기적 활성화를 위해 산소 분위기에서 약 15초 동안 급속 열처리(RTA)를 수행하는 단계와, 전기적 절연을 위해 소정의 두께로 제4산화막(13)을 증착하고 전기적 접촉창을 형성한 후 소정의 두께로 알루미늄을 증착하고 메탈 마스킹을 수행하여 전기적 연결을 완료하고 수소/질소 분위기에서 약 30분 동안 열처리를 수행하는 단계를 포함하는 것을 특징으로 하는 MOS 전계효과 트랜지스터의 제조방법
|
| 5 |
5
제4항에 있어서, 상기 제2형의 상기 MOSFET 및 상기 제1형의 상기 MOSFET용 소스/드레인의 형성을 위한 상기 이온주입 단계에서 상기 채널영역의 상기 제3산화막(7)은 이온주입 마스크로서 사용되는 것을 특징으로 하는 MOS 전계효과 트랜지스터의 제조방법
|
| 6 |
6
제5항에 있어서, 상기 제3산화막(7)은 반응성 이온식각(RIE)에 의해 제거되는 것을 특징으로 하는 MOS 전계효과 트랜지스터의 제조방법
|
| 7 |
7
제6항에 있어서, 상기 제1형의 상기 MOSFET가 매립채널 구조 MOS인 경우 상기 채널이 형성을 위한 이온주입 단계는 문턱전압 조절을 위해서 35KeV의 에너지, 9×1012㎝-2도우즈로 불화붕소 이온을 얕게 주입하고, 펀치쓰루 방지를 위해서 150KeV의 에너지, 3×1012㎝-2도우즈로 인 이온을 주입하는 단계를 포함하는 것을 특징으로 하는 MOS 전계효과 트랜지스터의 제조방법
|
| 8 |
8
제6항에 있어서, 상기 제1형의 상기 MOSFET가 표면채널구조 MOS인 경우 상기 채널의 형성을 위한 이온주입 단계는 문턱전압 조절을 위해서 40KeV의 에너지, 2×1012㎝-2도우즈로 비소 이온을 얕게 주입하고, 상기 펀치쓰루 방지를 위해서 80KeV의 에너지, 3×1012㎝-2도우즈로 인 이온을 주입하는 단계를 포함하는 것을 특징으로 하는 MOS 전계효과 트랜지스터의 제조방법
|
| 9 |
9
제6항에 있어서, 상기 채널의 형성을 위한 이온주입 단계는 상기 제2형의 상기 MOSFET의 문턱전압 조절을 위해서 50KeV의 에너지, 2×1012㎝-2도우즈로 불화붕소(BF2) 이온을 주입하고, 펀치쓰루의 방지를 위해서 60KeV의 에너지, 3×1012㎝-2도우즈로 붕소이온을 주입하는 것을 특징으로 하는 MOS 전계효과 트랜지스터의 제조방법
|
| 10 |
10
제6항에 있어서, 상기 제1형 및 제2형의 상기 MOSFET들이 매립채널 구조 MOS인 경우 상기 게이트의 형성단계는 증착된 상기 다결정실리콘에 POC13를 도핑하는 단계를 포함하는 것을 특징으로 하는 MOS 전계효과 트랜지스터의 제조방법
|
| 11 |
11
제6항에 있어서, 상기 제1형 및 상기 제2형의 상기 MOSFET들이 표면채널 구조 MOS인 경우 상기 게이트의 형성단계는 상기 다결정실리콘을 증착한 후 상기 소스/드레인 마스크를 사용하여 상기 제1형의 상기 MOSFET 위의 상기 다결정실리콘에는 불화붕소를 도핑하고, 상기 제2형의 상기 MOSFET 위의 상기 다결정실리콘에는 인을 각각 도핑하는 단계를 부가적으로 포함하는 것을 특징으로 하는 MOS 전계효과 트랜지스터의 제조방법
|
| 12 |
12
3제6항에 있어서, 상기 새부리 산화막(7a) 위에 각각 겹쳐지는 폴리실리콘으로 이루어지는 상기 게이트의 길이를 변화시켜 상기 제1형의 상기 채널영역 혹은 상기 제2형의 상기 채널영역쪽으로부터의 불순물 확산길이를 조절하는 것을 특징으로 하는 MOS 전계효과 트랜지스터의 제조방법
|
