맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

브이에이치디엘에서 중복 기술된 신호선 할당 구문 제거 방법

  • 기술번호 : KST2015077480
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 VHDL 합성기 내에 구현된 신호선 할당 구문의 검사 및 처리 방법에 관한 것으로서, 본 발명에 따른 신호선 할당 제거기는 VHDL을 이용하여 기술된 설계 사양 중에서 중복 사용된 신호선 할당 구문을 검사하여 제거하기 위하여 VHDL 구문들 간의 상호 연관관계를 검사하여 각 신호선 구문이 중복 사용되어 VHDL 설계 사양 내에서 불필요한 구문인지, 아니면 반드시 필요한 구문인 지를 검사하여 불 필요한 구문을 제거하는 기능을 수행한다. 본 발명은 VHDL 언어 내의 중복 기술된 신호선 할당 구문을 제거할 때, 처리의 편리를 위하여 신호선을 분할하고, VHDL 원시 코드를 트리 형태의 내부의 표현으로 변환하여 중복 기술된 신호선 할당 구문을 탐색하고 제거함으로써 논리 합성의 결과로 생성되는 하드웨어의 크기를 줄일 수 있고, 검증을 위한 VHDL 모의실험에서 실행 시간을 단축시킬 수 있다.
Int. CL G06F 17/50 (2006.01)
CPC G06F 17/50(2013.01)
출원번호/일자 1019990062458 (1999.12.27)
출원인 한국전자통신연구원
등록번호/일자 10-0627712-0000 (2006.09.18)
공개번호/일자 10-2001-0058242 (2001.07.05) 문서열기
공고번호/일자 (20060927) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.01.09)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 백영석 대한민국 대전광역시유성구
2 박인학 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 전영일 대한민국 광주 북구 첨단과기로***번길**, ***호(오룡동)(특허법인세아 (광주분사무소))

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 1999.12.27 수리 (Accepted) 1-1-1999-0181806-82
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
4 출원심사청구서
Request for Examination		 2004.01.09 수리 (Accepted) 1-1-2004-0008889-78
5 명세서 등 보정서
Amendment to Description, etc.		 2004.01.09 보정승인 (Acceptance of amendment) 1-1-2004-0008900-94
6 선행기술조사의뢰서
Request for Prior Art Search		 2005.08.16 수리 (Accepted) 9-1-9999-9999999-89
7 선행기술조사보고서
Report of Prior Art Search		 2005.09.15 수리 (Accepted) 9-1-2005-0059283-93
8 의견제출통지서
Notification of reason for refusal		 2005.11.15 발송처리완료 (Completion of Transmission) 9-5-2005-0577745-84
9 지정기간연장신청서
Request for Extension of Designated Period		 2006.01.16 수리 (Accepted) 1-1-2006-0027763-94
10 명세서등보정서
Amendment to Description, etc.		 2006.02.14 보정승인 (Acceptance of amendment) 1-1-2006-0107772-59
11 의견서
Written Opinion		 2006.02.14 수리 (Accepted) 1-1-2006-0107773-05
12 등록결정서
Decision to grant		 2006.06.16 발송처리완료 (Completion of Transmission) 9-5-2006-0344278-00
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
처리하지 않은 VHDL 구문의 프로세스 중 하나를 선택하는 제 1 단계;상기 프로세스 내의 신호선할당구문들을 탐색하여 전체 신호선을 다수의 부분 신호선으로 분할하는 제 2 단계;상기 VHDL 구문을 구성하는 신호선할당구문을 상기 다수의 부분 신호선으로 이루어지도록 분할하는 제 3 단계;상기 제 3 단계에서 신호선할당구문이 분할된 VHDL 구문을 이루는 각 구문들에 대응하는 노드들로 구성된 트리 구조를 생성하는 제 4 단계;상기 각각의 부분 신호선에 대해 상기 트리 구조의 각 노드를 탐색하여, 상기 노드에서 상기 부분 신호선이 전체기술되는지, 부분기술되는지 혹은 기술되지 않은지를 탐색하는 제 5 단계; 및상기 제 5 단계의 탐색 결과 상기 부분 신호선이 2개 이상의 노드에 중복 기술되어 있으면 중복 기술된 노드 중 부분기술된 노드 또는 깊이가 깊은 노드를 제거하여 중복된 신호선할당구문을 제거하는 제 6 단계를 포함하는 것을 특징으로 하는 VHDL에서 중복 기술된 신호선 할당 구문 제거 방법
2 2
제 1 항에 있어서,상기 제 2 단계는,상기 프로세스 내의 신호선할당구문들을 이용하여, 인덱스와 분할되어질 정보를 포함한 1차원 배열의 분할표를 생성하는 분할표 생성 단계와;상기 분할표를 이용하여 전체 신호선을 다수의 부분 신호선으로 분할하는 신호선분할단계를 포함하는 것을 특징으로 하는 VHDL에서 중복 기술된 신호선 할당 구문 제거 방법
3 3
제 2 항에 있어서,상기 분할표 생성 단계는,내림차순의 신호선 A(K downto L)의 신호선할당구문에 대해, 분할표의 Pa[K+1]과 Pa[L]에 분할되어질 정보 1을 설정하되, K+1이 신호선 A의 범위를 벗어나면 상기 Pa[K+1]에는 분할되어질 정보 1을 설정하지 않고,오름차순의 신호선 A(L to K)의 신호선할당구문에 대해, 분할표의 Pa[L-1]과 Pa[K]에 분할되어질 정보 1을 설정하되, L-1이 신호선 A의 범위를 벗어나면 상기 Pa[L-1]에는 분할되어질 정보 1을 설정하지 않는 것을 특징으로 하는 VHDL에서 중복 기술된 신호선 할당 구문 제거 방법
4 4
제 1 항에 있어서,상기 제 4 단계는,프로세스 노드를 최상위 노드로 설정하는 단계;프로세스 구문을 분석하여 상기 프로세스 노드의 하위에 조건 구문을 중간 노드로 표현하는 단계;상기 프로세스 노드 및 중간 노드의 하위에 신호선 할당 구문과 변수 할당 구문을 종말 노드로 표현하는 단계를 포함하는 것을 특징으로 하는 VHDL에서 중복 기술된 신호선 할당 구문 제거 방법
5 5
삭제
6 5
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.