맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

아이피 인터페이스 파형의 흐름도 변환에 의한브이에이치디엘 코드 생성 방법

  • 기술번호 : KST2015077811
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 제시된 임의의 타이밍도로부터 논리회로를 생성할 수 있는 전자회로 설계 방법에 대한 것으로서, 특히 프로세서와 IP(Intellectual Property) 또는 IP와 IP 간의 핸드쉐이킹 신호등과 같이 메인 클록(main clock)을 사용하지 않는 비동기형 회로 설계 시 유용하게 적용할 수 있는 순차회로 생성방법에 관한 것이다. 이를 위해 본 발명은 구현대상 파형의 상승 엣지 구간을 확대한 후 입력신호의 파형을 다수개의 동작구간으로 나누어 동작 순서를 정한 후 진리표를 작성하는 제 1단계; 입력신호를 레벨신호와 펄스신호로 분류하는 제 2단계; 진리표를 간략화하고 이 후 남게되는 잔류 동작 순서를 확정하는 제 3단계; 각 출력 신호에 따른 잔류 동작 순서의 흐름도를 작성하는 제 4단계; 흐름도로부터 VHDL(very high speed integrated circuit description language) 소스코드를 작성하는 제 5단계; 및 VHDL 소스코드로부터 종래의 CAD 툴을 활용하여 비동기식 전자회로를 합성하는 제 6단계를 포함하여 구성된다. IP 인터페이스, 인터페이스 논리회로, 순차회로생성방법, VHDL 코드 생성
Int. CL G06F 17/50 (2006.01)
CPC G06F 17/5059(2013.01)
출원번호/일자 1020000066649 (2000.11.10)
출원인 한국전자통신연구원
등록번호/일자 10-0375828-0000 (2003.02.28)
공개번호/일자 10-2002-0036471 (2002.05.16) 문서열기
공고번호/일자 (20030315) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2000.11.10)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 임태영 대한민국 대전광역시서구
2 엄낙웅 대한민국 대전광역시유성구
3 이천희 대한민국 충청북도청주시흥덕구
4 김대용 대한민국 대전광역시중구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 전영일 대한민국 광주 북구 첨단과기로***번길**, ***호(오룡동)(특허법인세아 (광주분사무소))

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2000.11.10 수리 (Accepted) 1-1-2000-0236837-03
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
4 선행기술조사의뢰서
Request for Prior Art Search		 2002.10.15 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2002.11.12 수리 (Accepted) 9-1-2002-0026205-76
6 등록결정서
Decision to grant		 2002.12.14 발송처리완료 (Completion of Transmission) 9-5-2002-0443080-63
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

임의의 레벨형 입력과 펄스형 입력이 혼합된 타이밍도를 이용하여 논리회로를 생성할 수 있는 순차회로 생성방법에 있어서,

임의의 순차회로 파형의 상승 엣지(Rising edge) 구간을 확대한 후 입력 및 출력신호의 파형을 다수개의 동작구간으로 나누어 동작 순서를 정해서 이에 해당하는 진리표를 작성하는 제 1단계;

상기 진리표에서 출력신호들을 기준으로 하여 상기 입력신호들을 레벨신호와 펄스신호로 분류하는 제 2단계;

상기 제 2단계의 진리표를 간략화하고 이 후 남게되는 잔류 동작순서를 확정하는 제 3단계;

상기 제 3단계의 진리표로부터 각각의 출력 신호에 따른 잔류 동작순서의 흐름도를 작성하는 제 4단계;

상기 제 4단계의 흐름도로부터 VHDL 소스코드를 작성하는 제 5단계; 및

상기 제 5단계에서 작성한 VHDL 소스코드로부터 종래의 CAD 툴을 활용하여 비동기식 전자회로를 합성하는 제 6단계를 포함하여 이루어지는 것을 특징으로 하는 순차회로 생성방법

2 2

상기 제 1 항에 있어서,

상기 제 1단계는,

상기 입력신호 중에서 상승 엣지의 작용에 의해 출력이 변화되는 경우에 인가되는 입력 신호를 기준으로 확대한 구간을 삽입하고, 이것을 확대하여 화살표로 표시한 진리표를 작성하는 것을 특징으로 하는 순차회로 생성방법

3 3

상기 제 1 항에 있어서,

상기 제 2단계는,

상기 입력신호의 상승 엣지를 기준으로 하여 출력신호의 변화가 발생하였을 경우에는 펄스로, 이전상태를 유지하고 있을 경우에는 레벨로 신호성분을 분류하는 것을 특징으로 하는 순차회로 생성방법

4 4

상기 제 1 항에 있어서,

상기 제 3단계는,

상기 제 2단계에서 분류한 "레벨과 펄스가 공존" 하는 파형 동작순서의 우측방향들을 연속적으로 비교하여, 동일한 출력 값의 파형 동작순서를 찾아서 생략하는 것을 특징으로 하는 순차회로 생성방법

5 5

상기 제 1 항에 있어서,

상기 제 4단계는,

상기 제 3단계에서 간략화 한 후 잔류한 파형 동작순서에 대하여 출력신호 당 1개씩의 흐름도를 작성하되, 레벨신호를 흐름도의 시작 지점(Start point)으로 하고 우측방향으로 진행하도록 작성하는 것을 특징으로 하는 순차회로 생성방법

6 6

컴퓨터에,

임의의 순차회로 파형의 상승 엣지(Rising edge) 구간을 확대한 후 입력 및 출력신호의 파형을 다수개의 동작구간으로 나누어 동작 순서를 정해서 이에 해당하는 진리표를 작성하는 제 1단계;

상기 진리표에서 출력신호들을 기준으로 하여 상기 입력신호들을 레벨신호와 펄스신호로 분류하는 제 2단계;

상기 제 2단계의 진리표를 간략화하고 이 후 남게되는 잔류 동작순서를 확정하는 제3 단계;

상기 제 3단계의 진리표로부터 각각의 출력 신호에 따른 잔류 동작순서의 흐름도를 작성하는 제 4단계;

상기 제 4단계의 흐름도로부터 VHDL 소스코드를 작성하는 제 5단계; 및

상기 제 5단계에서 작성한 VHDL 소스코드로부터 종래의 CAD 툴을 활용하여 비동기식 전자회로를 합성하는 제 6단계를 포함하여 이루어진 것을 실행시킬 수 있는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.