| 1 |
1
기판 상에 상이한 밴드갭을 갖는 제 1 반도체층 및 제 2 반도체층을 형성한 후 상기 제 2 반도체층을 메사 구조로 패터닝하는 단계와, 소스 및 드레인이 형성될 부분의 상기 제 2 반도체층이 노출되도록 제 1 레지스트 패턴을 형성하는 단계와, 전체 상부면에 금속을 증착한 후 리프트 오프 공정을 실시하여 금속으로 이루어진 소스 및 드레인을 형성하는 단계와, 상기 소스 및 드레인과 상기 제 2 반도체층의 오믹 콘택을 위하여 열처리하는 단계와, 상기 소스 및 드레인을 포함하는 전체 상부면에 절연막을 형성한 후 게이트가 형성될 부분의 상기 절연막이 노출되도록 제 2 포토레지스트 패턴을 형성하는 단계와, 상기 노출된 부분의 상기 절연막을 식각하여 상기 게이트가 형성될 부분의 상기 제 2 반도체층을 노출시키는 단계와, 저온 진공 증착을 위해 상기 기판의 온도를 감소시킨 상태에서 전체 상부면에 금속을 증착하고 리프트-오프 공정 및 절연막 제거 공정을 실시하여 금속으로 이루어진 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 2 |
2
제 1 항에 있어서, 상기 게이트 형성을 위한 금속은 전자빔 또는 열진공 증착기로 증착하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 3 |
3
제 1 항에 있어서, 상기 오믹 콘택을 위한 열처리는 300 내지 900℃의 온도 범위 에서 실시하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 4 |
4
제 1 항에 있어서, 저온 증착법을 이용하기 위하여 상기 절연막을 SiNx , SiO2 또는 Al2O3 으로 형성하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 5 |
5
제 1 항에 있어서, 상기 기판의 온도를 감소시키기 위해 액체 질소를 사용하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 6 |
6
제 1 항에 있어서, 상기 기판의 온도가 77K 내지 100K 까지 감소된 상태에서 상기 금속을 증착하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 7 |
7
제 1 항에 있어서, 상기 저온 진공 증착은 상기 기판을 진공 증착기의 챔버 내부로 로드하여 기판홀더에 장착하는 단계와, 상기 챔버 내부로 액체 질소를 흘려주며 상기 기판의 온도를 감소시키는 단계와, 진공 상태에서 상기 기판 상에 금속을 증착하는 단계와, 상기 기판홀더에 직류전력을 인가하여 상기 기판의 온도를 상온으로 만드는 단계와, 상기 기판을 상기 챔버 외부로 언로드하는 단계로 이루어지는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 8 |
8
제 7 항에 있어서, 상기 챔버에 저온 증착을 위하여 저온장치가 구비된 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
