맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

리세스된 소스/드레인 구조를 갖는 초박막의 에스오아이모스 트랜지스터 및 그 제조방법

  • 기술번호 : KST2015080397
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 초박막의 에스오아이 모스 트랜지스터(SOI MOSFET)는, 반도체기판과, 반도체기판 위에서 중앙부를 제외한 나머지 부분이 리세스된 매몰절연막과, 리세스된 매몰절연막 위에 배치되는 초박막의 단결정실리콘막패턴과, 초박막의 단결정실리콘막패턴 위에서 게이트절연막패턴 및 게이트도전막패턴이 순차적으로 적층되어 구성되는 게이트스택과, 게이트스택 측벽에 배치되는 게이트스페이서막과, 그리고 리세스된 매몰절연막 위에 배치되어 초박막의 단결정실리콘막의 하부면 중에서 리세스된 매몰절연막의 중앙부와 중첩되지 않는 하부면과 중첩되는 리세스된 소스/드레인영역을 구비한다.
Int. CL H01L 29/78 (2006.01)
CPC H01L 29/66636(2013.01) H01L 29/66636(2013.01) H01L 29/66636(2013.01) H01L 29/66636(2013.01)
출원번호/일자 1020040108155 (2004.12.17)
출원인 한국전자통신연구원
등록번호/일자 10-0639971-0000 (2006.10.24)
공개번호/일자 10-2006-0069064 (2006.06.21) 문서열기
공고번호/일자 (20061101) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.12.17)
심사청구항수 29

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 안창근 대한민국 대전 유성구
2 조원주 대한민국 대전 유성구
3 임기주 대한민국 대전광역시 서구
4 양종헌 대한민국 대전 유성구
5 백인복 대한민국 대전 유성구
6 이성재 대한민국 대전광역시 유성구
7 백성권 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 리앤목특허법인 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)
2 이해영 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)(리앤목특허법인)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 대한민국(산업통상자원부장관) 세종특별자치시 한누리대
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2004.12.17 수리 (Accepted) 1-1-2004-0597445-79
2 공지예외적용주장대상(신규성,출원시의특례)증명서류제출서
Submission of Document Verifying Exclusion from Being Publically Known (Novelty, Special Provisions for Application)		 2004.12.29 수리 (Accepted) 1-1-2004-5200717-22
3 선행기술조사의뢰서
Request for Prior Art Search		 2006.03.16 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2006.04.14 수리 (Accepted) 9-1-2006-0024851-42
5 의견제출통지서
Notification of reason for refusal		 2006.05.23 발송처리완료 (Completion of Transmission) 9-5-2006-0293208-39
6 의견서
Written Opinion		 2006.07.24 수리 (Accepted) 1-1-2006-0525379-12
7 명세서등보정서
Amendment to Description, etc.		 2006.07.24 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0525384-30
8 등록결정서
Decision to grant		 2006.09.29 발송처리완료 (Completion of Transmission) 9-5-2006-0578047-36
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체기판;상기 반도체기판 위에서 중앙부를 제외한 나머지 부분이 리세스된 매몰절연막;상기 리세스된 매몰절연막 중앙부 위로 배치되는 초박막의 단결정실리콘막패턴;상기 초박막의 단결정실리콘막패턴 위에서 게이트절연막패턴 및 게이트도전막패턴이 순차적으로 적층되어 구성되는 게이트스택;상기 게이트스택 측벽에 배치되는 게이트스페이서막; 및상기 리세스된 매몰절연막 위에 배치되되, 상기 리세스된 매몰절연막의 중앙부와 접하는 부분을 제외하고 상기 초박막의 단결정실리콘막의 하부면에 접하는 리세스된 소스/드레인영역을 구비하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터
2 2
제1항에 있어서, 상기 반도체기판, 리세스된 매몰절연막 및 초박막의 단결정실리콘막패턴은 에스오아이 기판인 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터
3 3
제1항에 있어서, 상기 리세스된 매몰절연막은 산화막인 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터
4 4
제1항에 있어서, 상기 초박막의 단결정실리콘막패턴의 단부는 상기 게이트스페이서막의 측면에 수직방향으로 한정되는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터
5 5
제1항에 있어서, 상기 리세스된 소스/드레인영역은 고농도의 불순물이 도핑된 다결정실리콘막인 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터
6 6
제1항에 있어서, 상기 게이트도전막패턴 위에 배치되는 하드마스크막패턴을 더 구비하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터
7 7
제6항에 있어서, 상기 하드마스크막패턴은 실리콘산화막패턴 및 실리콘질화막패턴이 순차적으로 적층되는 구조를 갖는 것을 특징으로 하는 에스오아이 모스 트랜지스터
8 8
제1항에 있어서, 상기 리세스된 소스/드레인영역의 노출면 위에 배치되는 금속실리사이드막을 더 구비하는 것을 특징으로 하는 에스오아이 모스 트랜지스터
9 9
반도체기판, 매몰절연막 및 단결정실리콘막이 순차적으로 적층되는 에스오아이 기판을 준비하는 단계; 상기 단결정실리콘막을 일정 두께만큼 제거하여 초박막의 단결정실리콘막을 형성하는 단계; 상기 초박막의 단결정실리콘막 위에 게이트스택을 형성하는 단계; 상기 게이트스택의 측벽에 게이트스페이서막을 형성하는 단계; 상기 게이트스택 및 게이트스페이서막에 의해 노출되는 초박막의 단결정실리콘막을 제거하여, 상기 게이트스택 및 게이트스페이서막 하부에 배치되는 초박막의 단결정실리콘막패턴을 형성하는 단계; 상기 매몰절연막의 일부를 제거하여 상기 초박막의 단결정실리콘막패턴의 하부에서 중앙부를 제외한 나머지 부분이 리세스되는 리세스된 매몰절연막을 형성하는 단계; 및 상기 리세스된 매몰절연막 위에 소스/드레인영역을 형성하는 단계를 포함하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
10 10
제9항에 있어서, 상기 매몰절연막은 산화막인 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
11 11
제9항에 있어서, 상기 초박막의 단결정실리콘막을 형성하는 단계는, 상기 단결정실리콘막에 대해 산화공정을 수행하는 단계; 및 상기 산화공정에 의해 상기 단결정실리콘막 상부에 형성된 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
12 12
제11항에 있어서, 상기 산화공정 및 산화막제거는 각각 건식산화방법 및 습식식각방법을 사용하여 수행하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
13 13
제9항에 있어서, 상기 초박막의 단결정실리콘막에 문턱전압조절 및 단채널효과감소를 위한 채널도핑하는 단계를 더 포함하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
14 14
제9항에 있어서, 상기 게이트스택은, 게이트절연막패턴 및 게이트도전막패턴이 순차적으로 적층되는 구조를 갖도록 형성하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
15 15
제14항에 있어서, 상기 게이트스택은, 상기 게이트도전막패턴 위에 적층되는 하드마스크막패턴을 더 포함하도록 하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
16 16
제15항에 있어서, 상기 게이트절연막패턴은 실리콘열산화막 또는 고유전율의 절연막으로 형성하고, 상기 게이트도전막패턴은 다결정실리콘막 또는 금속막으로 형성하며, 그리고 상기 하드마스크막패턴은 실리콘산화막 및 실리콘질화막으로 형성하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
17 17
제9항에 있어서, 상기 게이트스페이서막을 형성하는 단계는, 상기 게이트스택이 형성된 결과물 전면에 게이트스페이서막을 위한 절연막을 형성하는 단계; 및 상기 절연막에 대해 이방성식각공정을 수행하여 상기 게이트스택의 상부면 및 초박막의 단결정실리콘막의 일부 표면을 노출시키는 단계를 포함하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
18 18
제17항에 있어서, 상기 게이트스페이서막을 위한 절연막은 실리콘질화막을 사용하여 형성하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
19 19
제9항에 있어서, 상기 초박막의 단결정실리콘막패턴은, 상기 게이트스택 및 게이트스페이서막에 의해 노출되는 초박막의 단결정실리콘막에 대한 이방성식각공정을 수행하여 형성하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
20 20
제9항에 있어서, 상기 리세스된 매몰절연막은, 상기 매몰절연막에 대한 습식식각공정을 수행하여 형성하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
21 21
제20항에 있어서, 상기 습식식각공정은 희석된 HF 용액 또는 BOE 용액을 식각용액으로 사용하여 수행하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
22 22
제9항에 있어서, 상기 소스/드레인영역을 형성하는 단계는, 상기 리세스된 매몰절연막이 형성된 결과물 전면에 도전막을 형성하는 단계; 상기 도전막 위에 상기 게이트스택의 상부와 그 주변의 상기 도전막을 노출시키는 식각마스크막패턴을 형성하는 단계; 상기 식각마스크막패턴을 식각마스크로 한 식각공정으로 상기 도전막의 노출부분을 제거하는 단계; 및 상기 식각마스크막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
23 23
제22항에 있어서, 상기 도전막은 고농도의 불순물이 도핑된 다결정실리콘막으로 형성하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
24 24
제23항에 있어서, 상기 다결정실리콘막을 형성하는 단계는 화학기상증착법, 물리기상증착법 또는 원자층증착법을 사용하여 수행하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
25 25
제22항에 있어서, 상기 도전막은 비정질실리콘막 또는 에피택시성장법에 의한 단결정실리콘막으로 형성하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
26 26
제22항에 있어서, 상기 식각마스크막패턴은 유동산화막으로 형성하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
27 27
제26항에 있어서, 상기 식각마스크막패턴을 제거하는 단계는, 상기 유동산화막에 대한 습식식각공정으로 수행하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
28 28
제22항에 있어서, 상기 식각마스크막패턴을 식각마스크로 한 식각공정으로 상기 도전막의 노출부분을 제거하는 단계는 이방성식각방법을 사용하여 수행하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
29 29
제1항에 있어서, 상기 소스/드레인영역의 상부에 금속실리사이드막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
30 29
제1항에 있어서, 상기 소스/드레인영역의 상부에 금속실리사이드막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 초박막의 에스오아이 모스 트랜지스터의 제조방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US20060131648 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2006131648 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.