| 1 |
1
적어도 일 주면에 집적 회로가 형성된 P 형을 갖는 반도체 기판;상기 반도체 기판에 삽입된 하나 이상의 관통 전극들;상기 반도체 기판과 상기 관통 전극들 사이의 유전층;상기 유전층 일부에 접하고 상기 유전층의 다른 일부를 노출시키도록 상기 반도체 기판 내에 형성되고, 상기 유전층의 노출된 일부에 대향하는 상기 반도체 기판의 표면에 상기 관통 전극을 지나는 신호로부터 발생하여 상기 집적 회로로 전달되는 노이즈를 차폐하기 위한 소수 캐리어에 의한 반전층을 형성하기 위한 전자를 제공하는 N 형을 갖는 불순물 영역; 및상기 관통 전극들을 지나는 전기적 신호가 상기 유전층에 의해 용량 결합되어 상기 반전층이 형성될 수 있도록, 상기 불순물 영역에 전기적으로 연결되어 바이어스 전압 또는 접지를 제공하는 전원 회로를 포함하는 반도체 장치
|
| 2 |
2
제 1 항에 있어서,상기 반도체 기판의 P 형은 상기 반도체 기판 전체, 또는 웰, 포켓, 해일로 중 어느 하나 또는 이들의 조합인 불순물 영역에 의해 제공되는 것을 특징으로 하는 반도체 장치
|
| 3 |
3
제 1 항에 있어서,상기 관통 전극들은 상기 반도체 기판의 활성 영역 내에 형성되는 것을 특징으로 하는 반도체 장치
|
| 4 |
4
제 1 항에 있어서,상기 관통 전극들은 도핑된 폴리실리콘; 텅스텐, 알루미늄, 구리, 금, 은, 탄탈륨, 타이타늄, 몰리브데늄, 코발트, 니켈, 백금 및 파라듐; 이들 중 적어도 어느 하나를 포함하는 합금; 이들 중 적어도 어느 하나의 도전성 질화물; 이들 중 적어도 어느 하나의 도전성 금속 산화물; 이들 중 적어도 어느 하나의 실리콘 화합물; 탄소 전극; 또는 상기 반전층의 유도를 위한 문턱 전압을 감소시키는 일함수를 갖는 도전 재료를 포함하는 것을 특징으로 하는 반도체 장치
|
| 5 |
5
제 1 항에 있어서,상기 관통 전극들은, 원형, 타원형, 다각형, 또는 이들의 조합인 상기 반도체 기판의 주면에 평행한 단면 형상을 갖는 것을 특징으로 하는 반도체 장치
|
| 6 |
6
제 1 항에 있어서,상기 불순물 영역은 상기 반도체 기판의 불순물 농도보다 높은 불순물 농도를 갖고, 제 1 깊이를 갖는 고농도 불순물 영역을 포함하는 것을 특징으로 하는 반도체 장치
|
| 7 |
7
제 6 항에 있어서,상기 불순물 영역은 상기 고농도 불순물 영역의 하부에 상기 고농도 불순물 영역의 불순물 농도보다 낮은 불순물 농도를 갖고, 상기 제 1 깊이보다 더 큰 제 2 깊이를 갖는 저농도 불순물 영역을 더 포함하는 것을 특징으로 하는 반도체 장치
|
| 8 |
8
제 1 항에 있어서,상기 불순물 영역은 적어도 2 개 이상의 상기 관통 전극들에 의해 공유되는 것을 특징으로 하는 반도체 장치
|
| 9 |
9
제 1 항에 있어서,상기 불순물 영역은 상기 반도체 기판의 상기 일 주면에 반대되는 다른 주면에 형성되는 것을 특징으로 하는 반도체 장치
|
| 10 |
10
제 1 항에 있어서,상기 바이어스 전압은 상기 반도체 기판과 상기 불순물 영역 사이에 형성되는 기생 PN 다이오드가 역방향 구동 모드를 갖도록 선택된 전압 레벨을 갖는 것을 특징으로 하는 반도체 장치
|
| 11 |
11
제 1 항에 있어서,상기 관통 전극들을 흐르는 신호는 0 V 또는 양의 전압 신호이고, 상기 전원 회로는 접지인 것을 특징으로 하는 반도체 장치
|
| 12 |
12
제 1 항에 있어서,상기 불순물 영역은 상기 불순물 영역이 접하는 상기 유전층의 일부의 둘레를 부분적으로 감싸는 것을 특징으로 하는 반도체 장치
|
| 13 |
13
제 1 항에 있어서,상기 관통 전극들과 상기 집적 회로는 활성 영역을 공유하는 것을 특징으로 하는 반도체 장치
|
| 14 |
14
제 1 항에 있어서,상기 유전층은 실리콘 산화막 또는 고유전율 박막을 포함하는 것을 특징으로 하는 반도체 장치
|
| 15 |
15
P 형을 갖는 반도체 기판을 제공하는 단계;상기 반도체 기판 내에 N 형을 갖는 불순물 영역을 형성하는 단계;상기 반도체 기판의 일 주면으로부터 상기 반도체 기판의 깊이 방향으로 상기 불순물 영역을 관통하거나 상기 불순물 영역에 접하는 비아홀을 형성하는 단계;상기 비아홀에 의해 상기 반도체 기판의 노출된 내측벽 상에 유전층을 형성하는 단계; 및상기 비아홀을 채우도록 상기 유전층 상에 관통 전극을 형성하는 단계를 포함하며,상기 N 형을 갖는 불순물 영역은 상기 관통 전극을 지나는 신호로부터 발생하여 집적 회로로 전달되는 노이즈를 차폐하기 위해 소수 캐리어에 의한 반전층을 형성하기 위한 전자를 제공하고, 상기 불순물 영역에 전기적으로 연결된 전원 회로에 의해 상기 N 형을 갖는 불순물 영역에 바이어스 전압 또는 접지가 제공되고, 상기 관통 전극들을 지나는 전기적 신호가 상기 유전층에 의해 용량 결합되어 상기 반전층이 형성되는 반도체 장치의 제조 방법
|
| 16 |
16
제 15 항에 있어서,상기 불순물 영역을 형성하는 단계는,상기 반도체 기판의 불순물 농도보다 높은 불순물 농도를 갖고 제 1 깊이를 갖는 고농도 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법
|
| 17 |
17
제 16 항에 있어서,상기 불순물 영역을 형성하는 단계는,상기 고농도 불순물 영역의 하부에 상기 고농도 불순물 영역의 불순물 농도보다 낮은 불순물 농도를 갖고, 상기 제 1 깊이보다 더 큰 제 2 깊이를 갖는 저농도 불순물 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법
|
| 18 |
18
제 15 항에 있어서, 상기 불순물 영역을 형성하는 단계는, 상기 반도체 기판 상에 형성되는 집적 회로를 형성하기 위한 불순물 영역의 형성 공정과 동시에 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법
|
| 19 |
19
제 15 항에 있어서,상기 유전층은 실리콘 산화막 또는 고유전율 박막을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법
|
| 20 |
20
제 15 항에 있어서,상기 비아홀이 상기 반도체 기판의 다른 주면을 관통하지 않는 경우, 상기 관통 전극의 저면이 노출될 때까지 상기 반도체 기판의 다른 주면을 리세스시키는 단계를 더 포함하는 반도체 장치의 제조 방법
|
