맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

루테늄 전극과 이산화티탄 유전막을 이용하는 반도체소자의 커패시터 및 그 제조 방법

  • 기술번호 : KST2015161014
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 간단한 구조를 가진 물질이면서 높은 유전율을 가진 TiO2 유전막을 이용하는 반도체 소자의 커패시터 및 저온 공정이 가능한 그 제조 방법을 제공한다. 본 발명에 따른 반도체 소자의 커패시터는 반도체 기판에 형성된 Ru 하부전극, Ru 하부전극이 산화되어 형성된 것으로 루타일(rutile) 결정 구조를 갖는 RuO2 전처리막, RuO2 전처리막의 결정 구조를 따라 루타일 결정 구조로 형성되고 불순물로 도핑된 TiO2 유전막, 및 TiO2 유전막 상에 형성된 상부전극을 포함한다. 본 발명에 따른 반도체 소자의 커패시터 제조방법에 따르면, 반도체 기판에 Ru 하부전극을 형성한 다음, Ru 하부전극 표면을 산화시켜 루타일 결정 구조를 갖는 RuO2 전처리막을 형성한다. RuO2 전처리막 상에 RuO2 전처리막의 결정 구조를 따라 루타일 결정 구조로 TiO2 유전막을 형성하면서 TiO2 유전막에 불순물을 도핑한다. 그런 다음, TiO2 유전막 상에 상부전극을 형성한다.
Int. CL H01L 27/108 (2006.01) H01L 21/8242 (2006.01)
CPC H01L 28/75(2013.01) H01L 28/75(2013.01) H01L 28/75(2013.01) H01L 28/75(2013.01) H01L 28/75(2013.01)
출원번호/일자 1020060076617 (2006.08.14)
출원인 재단법인서울대학교산학협력재단
등록번호/일자 10-0804492-0000 (2008.02.12)
공개번호/일자 10-2007-0040714 (2007.04.17) 문서열기
공고번호/일자 (20080220) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020050095806   |   2005.10.12
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.08.14)
심사청구항수 24

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 황철성 대한민국 경기 성남시 분당구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 송경근 대한민국 서울특별시 서초구 서초대로**길 ** (방배동) 기산빌딩 *층(엠앤케이홀딩스주식회사)
2 박보경 대한민국 서울특별시 서초구 서초중앙로 **, *층(서초동, 준영빌딩)(특허법인필앤온지)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 황철성 서울특별시 강남구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2006.08.14 수리 (Accepted) 1-1-2006-0578251-08
2 선행기술조사의뢰서(내부)
Request for Prior Art Search (Inside)		 2007.02.05 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2007.04.23 발송처리완료 (Completion of Transmission) 9-6-2007-0016068-72
4 의견제출통지서
Notification of reason for refusal		 2007.06.19 발송처리완료 (Completion of Transmission) 9-5-2007-0333617-62
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2007.08.17 수리 (Accepted) 1-1-2007-0594856-19
6 등록결정서
Decision to grant		 2007.11.13 발송처리완료 (Completion of Transmission) 9-5-2007-0605151-45
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.01.29 수리 (Accepted) 4-1-2008-5015497-73
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.08.22 수리 (Accepted) 4-1-2014-5100909-62
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.20 수리 (Accepted) 4-1-2015-5036045-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판에 형성된 Ru 하부전극;상기 Ru 하부전극이 산화되어 형성된 것으로 루타일(rutile) 결정 구조를 갖는 RuO2 전처리막;상기 RuO2 전처리막의 결정 구조를 따라 루타일 결정 구조로 형성되고 불순물로 도핑된 TiO2 유전막; 및상기 TiO2 유전막 상에 형성된 상부전극을 포함하는 반도체 소자의 커패시터
2 2
제1항에 있어서, 상기 RuO2 전처리막의 두께는 5nm 이하인 것을 특징으로 하는 반도체 소자의 커패시터
3 3
제1항 또는 제2항에 있어서, 상기 불순물은 Al 및 Hf 중에서 선택된 적어도 어느 하나이며 0
4 4
제3항에 있어서, 상기 Ru 상부전극은 귀금속, 내열금속, 내열금속 질화물 또는 도전성 산화물인 것을 특징으로 하는 반도체 소자의 커패시터
5 5
제4항에 있어서, 상기 귀금속은 Ru, Pt 또는 Ir이고, 상기 내열금속 질화물은 TiN, TaN 또는 WN이며, 상기 도전성 산화물은 RuO2, IrO2 또는 SrRuO3인 것을 특징으로 하는 반도체 소자의 커패시터
6 6
반도체 기판에 Ru 하부전극을 형성하는 단계;상기 Ru 하부전극 표면을 산화시켜 루타일 결정 구조를 갖는 RuO2 전처리막을 형성하는 단계; 상기 RuO2 전처리막 상에 상기 전처리막의 결정 구조를 따라 루타일 결정 구조로 TiO2 유전막을 형성하면서 상기 TiO2 유전막에 불순물을 도핑하는 단계; 및상기 TiO2 유전막 상에 상부전극을 형성하는 단계를 포함하는 반도체 소자의 커패시터 제조방법
7 7
제6항에 있어서, 상기 RuO2 전처리막의 두께는 5nm 이하인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
8 8
제6항 또는 제7항에 있어서, 상기 불순물은 Al 및 Hf 중에서 선택된 적어도 어느 하나이고 0
9 9
제8항에 있어서, 상기 Ru 상부전극은 귀금속, 내열금속, 내열금속 질화물 또는 도전성 산화물인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
10 10
제9항에 있어서, 상기 귀금속은 Ru, Pt 또는 Ir이고, 상기 내열금속 질화물은 TiN, TaN 또는 WN이며, 상기 도전성 산화물은 RuO2, IrO2 또는 SrRuO3인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
11 11
제6항에 있어서, 상기 RuO2 전처리막을 먼저 형성한 다음에 상기 TiO2 유전막 형성을 시작하거나, 상기 TiO2 유전막을 형성하는 동안 상기 RuO2 전처리막을 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
12 12
제6항에 있어서, 상기 Ru 하부전극은 플라즈마를 이용한 원자층 증착 방법(ALD) 또는 화학 기상 증착 방법(CVD)을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
13 13
제6항에 있어서, 상기 RuO2 전처리막을 형성하기 위해 상기 TiO2 유전막 형성을 시작하기 전에 상기 Ru 하부전극을 오존 가스로 열처리하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
14 14
제6항에 있어서, 상기 RuO2 전처리막을 형성하기 위해 상기 TiO2 유전막을 형성하는 동안에 산화제로써 오존 가스를 사용하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
15 15
제6항에 있어서, 상기 RuO2 전처리막을 형성하는 단계와 상기 TiO2 유전막을 형성하는 단계는 인시튜(in-situ)로 수행되며, 상기 반도체 기판을 반응실 내로 인입하는 단계;상기 반응실 내로 오존 가스를 유입시켜 상기 Ru 하부전극 표면을 산화시킴으로써 RuO2 전처리막을 형성하는 단계; 및상기 반응실 내로 Ti 전구체를 공급하는 단계, 상기 반응실 내의 Ti 전구체를 퍼지하는 단계, 상기 반응실 내로 산화제를 공급하는 단계 및 상기 반응실 내의 산화제를 퍼지하는 단계로 이루어지는 TiO2 증착 사이클을 수 차례 반복하는 원자층 증착 방법에 의하여 TiO2 유전막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
16 16
제15항에 있어서, 상기 산화제는 오존 가스, 수증기 또는 산소 플라즈마인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
17 17
제6항에 있어서, 상기 RuO2 전처리막을 형성하는 단계와 상기 TiO2 유전막을 형성하는 단계는 인시튜로 수행되며, 상기 반도체 기판을 반응실 내로 인입하는 단계; 및상기 반응실 내로 Ti 전구체를 공급하는 단계, 상기 반응실 내의 Ti 전구체를 퍼지하는 단계, 상기 반응실 내로 오존 가스를 공급하는 단계 및 상기 반응실 내의 오존 가스를 퍼지하는 단계로 이루어지는 TiO2 증착 사이클을 수 차례 반복하는 원자층 증착 방법에 의하여 TiO2 유전막을 형성하는 동시에, 상기 오존 가스를 이용해 상기 Ru 하부전극 표면을 산화시킴으로써 RuO2 전처리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
18 18
제15항 또는 제17항에 있어서, 상기 TiO2 유전막을 형성한 다음 후열처리하는 단계를 더 포함하고, 상기 TiO2 유전막을 형성하는 온도와 상기 후열처리 온도를 각각 400℃ 이하 및 500℃ 이하로 유지하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
19 19
제15항 또는 제17항에 있어서, 상기 불순물은 Al 및 Hf 중에서 선택된 적어도 어느 하나이고 0
20 20
제19항에 있어서, 상기 Al 및 Hf 중에서 선택된 적어도 어느 하나를 도핑하기 위해 상기 TiO2 유전막을 형성하는 동안에 Al 및 Hf 중에서 선택된 적어도 어느 하나를 포함하는 불순물 소스를 기상으로 도입하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
21 21
제20항에 있어서, 상기 불순물 소스는 상기 Ti 전구체 공급 단계와 별개로 도입하거나 Ti 전구체의 공급 단계에 포함시켜 도입하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
22 22
제15항에 있어서, 상기 Al 및 Hf 중에서 선택된 적어도 어느 하나를 도핑하기 위해,상기 반응실 내로 Ti 전구체를 공급하는 단계, 상기 반응실 내의 Ti 전구체를 퍼지하는 단계, 상기 반응실 내로 산화제를 공급하는 단계 및 상기 반응실 내의 산화제를 퍼지하는 단계로 이루어지는 TiO2 증착 사이클을 n번(n≥1) 반복한 다음, 상기 반응실 내로 Al 및 Hf 중에서 선택된 적어도 어느 하나를 포함하는 불순물 소스를 공급하는 단계; 및상기 반응실 내의 불순물 소스를 퍼지하는 단계를 포함하는 도핑 사이클을 수행하고,상기 TiO2 증착 사이클과 도핑 사이클로 이루어진 사이클을 수 차례 반복하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
23 23
제22항에 있어서, 상기 도핑 사이클은 상기 반응실 내의 불순물 소스를 퍼지하는 단계 다음에 상기 반응실 내로 산화제를 공급하는 단계; 및상기 반응실 내의 산화제를 퍼지하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
24 24
제19항에 있어서, 상기 Al 및 Hf 중에서 선택된 적어도 어느 하나를 도핑하기 위해 상기 TiO2 유전막 위에 Al 및 Hf 중에서 선택된 적어도 어느 하나를 포함하는 불순물 소스막을 증착한 후 상기 TiO2 유전막 안으로 확산시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 JP04709115 JP 일본 FAMILY
2 JP19110111 JP 일본 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 JP2007110111 JP 일본 DOCDBFAMILY
2 JP4709115 JP 일본 DOCDBFAMILY
국가 R&D 정보가 없습니다.