| 1 |
1
비트 라인과 소스 라인 사이에 연결된 MTJ 소자 및 제 1 트랜지스터를 가지는 메모리 셀; 및쓰기 동작 또는 읽기 동작시 상기 비트 라인과 상기 소스 라인 사이에서 상기 메모리 셀을 통하여 흐르는 전류의 방향에 따라 상기 비트 라인으로부터 상기 소스 라인 방향으로 흐르는 전류 또는 상기 소스 라인으로부터 상기 비트 라인 방향으로 흐르는 전류의 세기를 조절하되, 상기 비트 라인으로부터 상기 소스 라인 방향으로 전류가 흐를 때의 쓰기 속도와 상기 소스 라인으로부터 상기 비트 라인 방향으로 전류가 흐를 때의 쓰기 속도가 동일하도록 상기 전류를 조절하는 전류량 조절부;를 포함하는 것을 특징으로 하는 자기 저항 메모리 장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 MTJ 소자의 일단은 상기 비트 라인에 연결되고, 상기 MTJ 소자의 타단은 상기 트랜지스터의 드레인에 연결되며, 상기 트랜지스터의 소스는 상기 소스 라인에 연결되되,상기 전류량 조절부는 추가적인 저항 엘리먼트를 상기 메모리 셀에 연결시켜 상기 비트 라인으로부터 상기 소스 라인 방향으로 흐르는 전류를 조절하는 것을 특징으로 하는 자기 저항 메모리 장치
|
| 4 |
4
제1항에 있어서, 상기 전류량 조절부는 상기 전류의 방향과 관계없이 상기 제 1 트랜지스터의 게이트와 소스 사이의 전압이 전원 전압(VDD)과 상기 MTJ 소자의 저항에 해당하는 전압(VMTJ)의 차에 해당하도록 상기 전류를 조절하는 것을 특징으로 하는 자기 저항 메모리 장치
|
| 5 |
5
제1항에 있어서, 상기 전류량 조절부는,상기 소스 라인에 연결되며, 적어도 하나의 저항 엘리먼트를 포함하는 저항부;상기 비트 라인에 연결된 스위치; 및상기 저항부의 활성화 및 상기 스위치의 활성화를 제어하는 제어 드라이버를 포함하되,상기 스위치의 일단은 접지에 연결되고, 상기 제어 드라이버는 상기 쓰기 동작시 상기 비트 라인으로 인가되는 전압이 상기 소스 라인으로 인가되는 전압보다 높게 결정된 경우 상기 저항부를 활성화시키고 상기 스위치를 비활성화시키며, 상기 비트 라인으로 인가되는 전압이 상기 소스 라인으로 인가되는 전압보다 낮게 결정된 경우 상기 저항부를 비활성화시키고 상기 스위치를 활성화시키는 것을 특징으로 하는 자기 저항 메모리 장치
|
| 6 |
6
제5항에 있어서, 상기 저항부는 상기 소스 라인에 직렬로 연결된 복수의 제 2 트랜지스터들을 포함하고, 상기 제어 드라이버는 상기 비트 라인으로 인가되는 전압이 상기 소스 라인으로 인가되는 전압보다 높게 결정된 경우 상기 제 2 트랜지스터들을 턴-온시켜 상기 제 2 트랜지스터들이 deep triode 영역에서 동작하도록 제어하며, 상기 비트 라인으로 인가되는 전압이 상기 소스 라인으로 인가되는 전압보다 낮게 결정된 경우 상기 제 2 트랜지스터들을 턴-오프시키는 것을 특징으로 하는 자기 저항 메모리 장치
|
| 7 |
7
제5항에 있어서, 상기 저항부의 저항값은 상기 MTJ 소자의 저항값에 해당하는 것을 특징으로 하는 자기 저항 메모리 장치
|
| 8 |
8
제1항에 있어서, 상기 자기 저항 메모리 장치는 다수의 메모리 셀들을 가지는 어레이들을 포함하되,상기 어레이들은 각기 상기 전류량 조절부를 포함하는 것을 특징으로 하는 자기 저항 메모리 장치
|
| 9 |
9
비트 라인과 소스 라인 사이에 연결된 MTJ 소자 및 제 1 트랜지스터를 가지는 메모리 셀; 및쓰기 동작 또는 읽기 동작시 상기 비트 라인과 상기 소스 라인 사이에서 상기 메모리 셀을 통하여 흐르는 전류의 방향에 따라 저항 엘리먼트를 상기 메모리 셀에 연결시키거나 연결시키지 않음으로써 전류의 세기를 조절하되, 상기 비트 라인으로부터 상기 소스 라인 방향으로 전류가 흐를 때의 쓰기 속도와 상기 소스 라인으로부터 상기 비트 라인 방향으로 전류가 흐를 때의 쓰기 속도가 동일하도록 상기 전류를 조절하는 전류량 조절부;를 포함하는 것을 특징으로 하는 자기 저항 메모리 장치
|
| 10 |
10
제9항에 있어서, 상기 전류량 조절부는,상기 소스 라인에 연결되며, 상기 저항 엘리먼트를 포함하는 저항부;상기 비트 라인에 연결된 스위치; 및상기 저항부의 활성화 및 상기 스위치의 활성화를 제어하는 제어 드라이버를 포함하되,상기 스위치의 일단은 접지에 연결되고, 상기 제어 드라이버는 상기 쓰기 동작시 상기 비트 라인으로 인가되는 전압이 상기 소스 라인으로 인가되는 전압보다 높게 결정된 경우 상기 저항부를 활성화시키고 상기 스위치를 비활성화시키며, 상기 비트 라인으로 인가되는 전압이 상기 소스 라인으로 인가되는 전압보다 낮게 결정된 경우 상기 저항부를 비활성화시키고 상기 스위치를 활성화시키는 것을 특징으로 하는 자기 저항 메모리 장치
|
| 11 |
11
제10항에 있어서, 상기 저항부는 상기 소스 라인에 직렬로 연결된 복수의 제 2 트랜지스터들을 포함하고, 상기 제어 드라이버는 상기 비트 라인으로 인가되는 전압이 상기 소스 라인으로 인가되는 전압보다 높게 결정된 경우 상기 제 2 트랜지스터들을 턴-온시켜 상기 제 2 트랜지스터들이 deep triode 영역에서 동작하도록 제어하며, 상기 비트 라인으로 인가되는 전압이 상기 소스 라인으로 인가되는 전압보다 낮게 결정된 경우 상기 제 2 트랜지스터들을 턴-오프시키는 것을 특징으로 하는 자기 저항 메모리 장치
|
