| 1 |
1
(a) 플렉시블한 유기물로 이루어진 기판을 준비하는 단계;(b) 상기 기판의 접착성을 높이기 위해 그 일면을 플라즈마 표면 처리하는 단계;(c) 상기 기판과 접착성이 높은 접착층을 상기 기판의 일면에 형성하는 단계;(d) 상기 접착층의 일면에 금(Au)의 도금성을 높여 주는 씨드 레이어를 형성하는 단계;(e) 상기 씨드 레이어 위에 감광막을 형성하는 단계;(f) 상기 감광막을 미리 패턴이 형성된 마스크를 이용하여 패터닝하는 단계;(g) 상기 감광막에 형성된 패턴에 금도금층을 형성하는 단계;(h) 상기 감광막을 제거하는 단계; 및(i) 상기 금도금층 외의 영역에 있는 상기 접착층 및 씨드 레이어를 제거하여 상기 금도금층간에 갭을 형성하는 단계를 포함하는 것을 특징으로 하는 플렉시블 유기물 기판의 금도금층 형성 방법
|
| 2 |
2
제 1항에 있어서, 상기 기판은 폴리이미드로 이루어지는 것을 특징으로 하는 플렉시블 유기물 기판의 금도금층 형성 방법
|
| 3 |
3
삭제
|
| 4 |
4
제 1항에 있어서, 상기 접착층은 크롬 또는 니켈-크롬 합금으로 형성되는 것을 특징으로 하는 플렉시블 유기물 기판의 금도금층 형성 방법
|
| 5 |
5
제 1항에 있어서, 상기 씨드 레이어는 구리 또는 니켈로 형성되는 것을 특징으로 하는 플렉시블 유기물 기판의 금도금층 형성 방법
|
| 6 |
6
제 1항에 있어서, 상기 씨드 레이어는 상기 접착층 쪽에는 구리, 상기 금도금층 쪽에는 니켈이 순차적으로 형성되어 이루어진 것을 특징으로 하는 플렉시블 유기물 기판의 금도금층 형성 방법
|
| 7 |
7
제 1항에 있어서, 상기 (i) 단계는 상기 갭을 채우는 갭 충진 단계를 더 포함하여 이루어지는 것을 특징으로 하는 플렉시블 유기물 기판의 금도금층 형성 방법
|
| 8 |
8
제 7항에 있어서, 상기 갭 충진 단계는 유기물을 스핀 코팅하여 상기 갭을 충진하는 것을 특징으로 하는 플렉시블 유기물 기판의 금도금층 형성 방법
|
| 9 |
9
(a) 플렉시블한 유기물로 이루어진 기판을 준비하는 단계;(b) 상기 기판의 접착성을 높이기 위해 그 일면을 플라즈마 표면 처리하는 단계;(c) 상기 기판과 접착성이 높은 접착층을 상기 기판의 일면에 형성하는 단계;(d) 상기 접착층의 일면에 금(Au)의 도금성을 높여 주는 씨드 레이어를 형성하는 단계;(e) 상기 씨드 레이어 위에 감광막을 형성하는 단계;(f) 상기 감광막을 미리 패턴이 형성된 마스크를 이용하여 패터닝하는 단계;(g) 상기 감광막에 형성된 패턴에 금도금층을 형성하는 단계;(h) 상기 감광막을 제거하는 단계;(i) 상기 금도금층 외의 영역에 있는 상기 접착층 및 씨드 레이어를 제거하여 상기 금도금층간에 갭을 형성하는 단계;(j) 상기 갭을 포함하여 상기 금도금층의 일면에 유기물로 이루어진 반도체층을 형성하는 단계;(k) 상기 반도체층의 일면에 절연층을 형성하는 단계; 및(l) 상기 절연층의 일면에 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기물 반도체 소자 제조 방법
|
| 10 |
10
제 9항에 있어서, 상기 금도금층은 박막 트랜지스터의 소스 및 드레인 전극으로 이용되는 것을 특징으로 하는 유기물 반도체 소자 제조 방법
|
| 11 |
11
제 9항에 있어서, 상기 반도체층은 P3HT(poly(3-hexylthiophene))로 형성되는 것을 특징으로 하는 유기물 반도체 소자 제조 방법
|
| 12 |
12
제 9항에 있어서, 상기 절연층은 산화실리콘(SiO2)으로 형성되는 것을 특징으로 하는 유기물 반도체 소자 제조 방법
|
| 13 |
13
제 9항에 있어서, 상기 (l) 단계에서 형성된 전극층은 박막 트랜지스터의 게이트 전극으로 이용되는 것을 특징으로 하는 유기물 반도체 소자 제조 방법
|
| 14 |
14
제 9항에 있어서, 상기 (l) 단계에서 형성되는 전극층은 알루미늄(Al), 니켈(Ni), 금(Au), 티타늄(Ti) 중 선택된 어느 하나로 형성되는 것을 특징으로 하는 유기물 반도체 소자 제조 방법
|
