| 1 |
1
복수개의 홀이 형성된 상면을 갖는 기판과, 상기 홀을 따라 상기 기판 상면으로부터 순차적으로 적층된 3층 이상의 전극막 및 서로 인접한 2층의 전극막 사이마다 개재된 유전체막으로 이루어진 박막형 커패시터를 포함하는 커패시터층이 2개 이상 적층된 다층 구조물을 포함하고, 상기 각각의 커패시터층의 전극막은 교호적으로 제1 외부전극 및 제2 외부전극에 연결되어 있는 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 2 |
2
제1항에 있어서, 상기 제1 외부전극은 상기 박막형 커패시터를 관통하면서 상기 전극막과 교호적으로 연결된 제1 컨택플러그에 의하여 상기 전극막에 연결되어 있고, 상기 제2 외부전극은 상기 박막형 커패시터를 관통하면서 상기 전극막 중 상기 제1 컨택플러그와 연결되지 않은 전극막과 연결된 제2 컨택플러그에 의하여 상기 전극막에 연결되어 있는 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 3 |
3
제1항에 있어서, 상기 각각의 커패시터층의 전극막의 적층 형태는 상기 기판의 일측면에 연장되는 제1 전극막과 상기 일측면에 대향하는 타측면에 연장되는 제2 전극막이 교호적으로 적층된 형태인 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 4 |
4
제3항에 있어서, 상기 제1 외부전극은 상기 다층 구조물의 일측면에 형성되어 상기 제1 전극막과 연결되고, 상기 제2 외부전극은 상기 다층 구조물의 타측면에 형성되어 상기 제2 전극막과 연결되어 있는 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 5 |
5
제4항에 있어서, 상기 기판의 양측면에는 단차부가 형성된 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 6 |
6
제5항에 있어서, 상기 복수개의 홀은 일정한 깊이를 갖고, 상기 단차부는 상기 홀의 바닥면과 동일한 높이를 갖는 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 7 |
7
제1항에 있어서, 상기 2개 이상의 커패시터층은 상기 박막형 커패시터의 상면에 형성된 평탄한 상면을 갖는 패시베이션층을 더 포함하는 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 8 |
8
제1항에 있어서, 상기 복수개의 홀은 일정한 깊이를 갖도록 형성된 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 9 |
9
제1항에 있어서, 상기 복수개의 홀은 반구형 그레인(hemispherical grain) 구조, 핀(fin)형 홀 또는 실린더(cylinder)형인 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 10 |
10
제1항에 있어서, 상기 복수개의 홀은 각 홀의 종횡비가 1∼50인 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 11 |
11
제1항에 있어서, 상기 전극막은 Pt, Ru, Ir, Au, Ni, Mo, W, Al, Ta, Ag 및 Ti로 구성된 그룹으로부터 선택된 적어도 하나의 금속으로 이루어진 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 12 |
12
제1항에 있어서, 상기 전극막은 Pt, Ru, Sr, La, Ir, Au, Ni, Co, Mo, W, Al, Ta 및 Ti로 구성된 그룹으로부터 선택된 적어도 하나의 금속의 전도성 산화물 또는 전도성 질화물로 이루어진 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 13 |
13
제1항에 있어서, 상기 유전체막은 TiO2, ZrO2, Al2O3, Ta2O5, Nb2O5, HfO2, SrTiO3, BaTiO3, (Ba, Sr)TiO3, PbTiO3, SrBi2Ta2O9, (Pb,La)(Zr,Ti)O3 및 Pb(Zr, Ti)O3로 구성된 그룹으로부터 선택된 하나 이상의 고유전율 물질 또는 이에 도펀트를 첨가한 물질로 이루어진 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 14 |
14
제1항에 있어서, 상기 다층 구조물을 구성하는 2개 이상의 커패시터층은 열경화성 접착제, 자외선경화성 접착제 및 그 혼합물을 이용하여 접착된 것을 특징으로 하는 박막형 다층 세라믹 커패시터
|
| 15 |
15
복수개의 홀이 형성된 상면을 갖는 기판과, 상기 홀을 따라 상기 기판 상면으로부터 순차적으로 적층된 3층 이상의 전극막 및 서로 인접한 2층의 전극막 사이마다 개재된 유전체막으로 이루어진 박막형 커패시터를 포함하는 커패시터층을 2개 이상 형성하는 단계;
상기 2개 이상의 커패시터층을 적층시킴으로써 다층 구조물을 형성하는 단계; 및
상기 각각의 커패시터층의 전극막을 교호적으로 제1 외부전극 및 제2 외부전극에 연결하는 단계를 포함하는 것을 특징으로 하는 박막형 다층 세라믹 커패시터 제조 방법
|
| 16 |
16
제15항에 있어서, 상기 제1 외부전극 및 제2 외부전극에 연결하는 단계는,
상기 박막형 커패시터를 관통하면서 상기 각각의 커패시터층의 전극막과 교호적으로 연결된 제1 컨택플러그를 형성하는 단계;
상기 제1 컨택플러그에 연결하여 상기 제1 외부전극을 형성하는 단계;
상기 박막형 커패시터를 관통하면서 상기 각각의 커패시터층의 전극막 중 상기 제1 컨택플러그와 연결되지 않은 전극막과 연결된 제2 컨택플러그를 형성하는 단계; 및
상기 제2 컨택플러그에 연결하여 상기 제2 외부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 다층 세라믹 커패시터 제조 방법
|
| 17 |
17
제15항에 있어서, 상기 전극막은,
전극물질 증착 후 패터닝하여 상기 기판의 일측면에 연장되는 제1 전극막을 형성하는 단계; 및
전극물질 증착 후 패터닝하여 상기 기판의 타측면에 연장되는 제2 전극막을 형성하는 단계를 순차적으로 반복하여 얻는 것을 특징으로 하는 박막형 다층 세라믹 커패시터 제조 방법
|
| 18 |
18
제17항에 있어서, 상기 제1 외부전극은 상기 다층 구조물의 일측면에 형성하여 상기 제1 전극막과 연결하고, 상기 제2 외부전극은 상기 다층 구조물의 타측면에 형성하여 상기 제2 전극막과 연결하는 것을 특징으로 하는 박막형 다층 세라믹 커패시터 제조 방법
|
| 19 |
19
제15항에 있어서, 상기 전극막 및 유전체막은 화학기상증착법(CVD) 또는 원자층증착법(ALD)으로 증착하여 얻는 것을 특징으로 하는 박막형 다층 세라믹 커패시터 제조 방법
|
| 20 |
20
제18항에 있어서, 상기 복수개의 커패시터 상면 및 측면에 패시베이션층을 형성하는 단계를 더 포함하고,
상기 다층 구조물을 형성한 후에, 상기 제1 및 제2 외부전극을 형성하는 단계 전에, 상기 전극막 중 상기 일측면 및 타측면에 위치한 부분이 노출되도록 상기 패시베이션층을 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막형 다층 세라믹 커패시터 제조 방법
|
| 21 |
21
제15항에 있어서, 상기 2개 이상의 커패시터층을 형성하는 단계는, 상기 커패시터층의 두께가 감소하도록 상기 기판의 하면을 연마하는 단계를 더 포함하는 것을 특징으로 하는 박막형 세라믹 커패시터 제조 방법
|
