1 |
1
데이터 셀을 통하여 흐르는 전류에 해당하는 데이터 전압이 형성되는 데이터 감지부;기준 셀을 통하여 흐르는 전류에 해당하는 기준 전압이 형성되는 기준 감지부; 및상기 데이터 전압과 상기 기준 전압을 비교하여 상기 데이터 셀의 데이터를 감지하는 감지 출력부를 포함하며, 상기 기준 감지부는,전원전압과 상기 기준 전압이 형성되는 제 2 노드 사이에 직렬로 연결되는 제 1 기준 트랜지스터 및 제 2 기준 트랜지스터; 및상기 제 2 노드에 연결되며 바이어스 전압이 인가되는 제 3 기준 트랜지스터를 포함하되,상기 제 2 노드는 상기 제 2 기준 트랜지스터의 드레인에 연결되고, 상기 제 3 기준 트랜지스터는 상기 제 2 노드를 기준으로 하여 상기 제 2 기준 트랜지스터에 병렬로 연결되며, 상기 데이터 전압이 상기 제 2 기준 트랜지스터의 게이트로 입력되는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
2 |
2
제1항에 있어서, 상기 데이터 감지부는,전원전압과 상기 데이터 전압이 형성되는 제 1 노드 사이에 직렬로 연결되는 제 1 데이터 트랜지스터 및 제 2 데이터 트랜지스터; 및상기 제 1 노드에 연결되며 바이어스 전압이 인가되는 제 3 데이터 트랜지스터를 포함하되,상기 제 1 노드는 상기 제 2 데이터 트랜지스터의 드레인에 연결되고, 상기 제 3 데이터 트랜지스터는 상기 제 1 노드를 기준으로 하여 상기 제 2 데이터 트랜지스터에 병렬로 연결되며, 상기 기준 전압이 상기 제 2 데이터 트랜지스터의 게이트로 입력되는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
3 |
3
제2항에 있어서, 상기 제 1 노드의 데이터 전압이 상기 제 1 데이터 트랜지스터의 게이트로 인가되어 다이오드-연결 디제너레이션 회로가 형성되는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
4 |
4
제2항에 있어서, 상기 데이터 전압은 상기 제 3 데이터 트랜지스터에 연결된 데이터 저항을 통하여 흐르는 전류와 상기 제 2 데이터 트랜지스터를 통하여 흐르는 전류를 같게 하는 동작 전압으로 형성되며, 상기 데이터 전압은 읽기 동작시 프리차지된 상태에서 상기 동작 전압으로 감소하되,상기 감지 회로는 상기 제 1 노드에 연결되어 상기 데이터 전압과 상기 기준 전압 사이의 차이가 더 빨리 벌어지도록 하는 데이터 보조 회로를 더 포함하는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
5 |
5
제4항에 있어서, 상기 데이터 보조 회로는,상기 제 1 노드에 연결된 인버터; 및상기 인버터에 연결된 보조 트랜지스터를 포함하되,상기 데이터 전압이 제 1 속도로 특정 전압까지 감소하며, 상기 데이터 전압이 상기 특정 전압에 도달하면 상기 보조 트랜지스터가 활성화되어 상기 데이터 전압이 상기 제 1 속도보다 빠른 제 2 속도로 감소하는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
6 |
6
삭제
|
7 |
7
제1항에 있어서, 상기 제 2 노드의 기준 전압이 상기 제 1 기준 트랜지스터의 게이트로 인가되어 다이오드-연결 디제너레이션 회로가 형성되는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
8 |
8
제1항에 있어서, 상기 기준 전압은 상기 제 3 기준 트랜지스터에 연결된 기준 저항을 통하여 흐르는 전류와 상기 제 2 기준 트랜지스터를 통하여 흐르는 전류를 같게 하는 동작 전압으로 형성되며, 상기 기준 전압은 읽기 동작시 프리차지된 상태에서 상기 동작 전압으로 감소하되,상기 감지 회로는 상기 제 2 노드에 연결되어 상기 데이터 전압과 상기 기준 전압 사이의 차이가 더 빨리 벌어지도록 하는 기준 보조 회로를 더 포함하는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
9 |
9
제8항에 있어서, 상기 기준 보조 회로는,상기 제 2 노드에 연결된 인버터; 및상기 인버터에 연결된 보조 트랜지스터를 포함하되,상기 기준 전압이 제 3 속도로 특정 전압까지 감소하며, 상기 기준 전압이 상기 특정 전압에 도달하면 상기 보조 트랜지스터가 활성화되어 상기 기준 전압이 상기 제 3 속도보다 빠른 제 4 속도로 감소하는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
10 |
10
전원전압과 데이터 셀에 해당하는 데이터 전압이 형성되는 제 1 노드 사이에 직렬로 연결되는 제 1 데이터 트랜지스터 및 제 2 데이터 트랜지스터; 및상기 전원전압과 기준 셀에 해당하는 기준 전압이 형성되는 제 2 노드 사이에 직렬로 연결되는 제 1 기준 트랜지스터 및 제 2 기준 트랜지스터를 포함하되,상기 제 1 노드는 상기 제 2 데이터 트랜지스터의 일단에 연결되고, 상기 제 2 노드는 상기 제 2 기준 트랜지스터의 일단에 연결되며, 상기 데이터 전압은 상기 제 1 데이터 트랜지스터의 게이트로 인가되고, 상기 기준 전압은 상기 제 1 기준 트랜지스터의 게이트로 인가되는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
11 |
11
제10항에 있어서, 상기 제 1 노드는 상기 제 2 기준 트랜지스터의 게이트에 연결되고, 상기 제 2 노드는 상기 제 2 데이터 트랜지스터의 게이트에 연결되는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
12 |
12
제10항에 있어서,상기 제 1 노드에 연결되며 상기 데이터 전압이 프리차지된 상태에서 감소하여 제 1 특정 전압에 도달하면 활성화되어 상기 데이터 전압의 감소 속도를 증가시키는 제 1 보조 트랜지스터; 및상기 제 2 노드에 연결되며 상기 기준 전압이 프리차지된 상태에서 감소하여 제 2 특정 전압에 도달하면 활성화되어 상기 기준 전압의 감소 속도를 증가시키는 제 2 보조 트랜지스터를 포함하되,상기 제 1 보조 트랜지스터와 상기 제 2 보조 트랜지스터는 동시에 활성화되지는 않는 것을 특징으로 하는 자기 저항 메모리 장치의 감지 회로
|
13 |
13
데이터 셀에 해당하는 데이터 전압을 프리차지된 상태에서 제 1 동작 전압까지 감소시키는 단계;기준 셀에 해당하는 기준 전압을 프리차지된 상태에서 제 2 동작 전압까지 감소시키는 단계; 및상기 제 1 동작 전압까지 감소된 상기 데이터 전압과 상기 제 2 동작 전압까지 감소된 상기 기준 전압을 비교하여 상기 데이터 셀의 데이터를 감지하는 단계를 포함하되,상기 데이터 전압이 상기 기준 전압의 감소에 영향을 주거나 상기 기준 전압이 상기 데이터 전압의 감소에 영향을 주며, 상기 데이터 전압 또는 상기 기준 전압이 감소하여 해당 특정 전압에 도달한 때로부터 상기 데이터 전압과 상기 기준 전압 사이의 차이가 상기 데이터 전압 또는 상기 기준 전압이 상기 특정 전압에 도달하기 전의 상기 데이터 전압과 상기 기준 전압 사이의 차이보다 보조 회로에 의해 더 커지는 것을 특징으로 하는 자기 저항 메모리 장치에서의 감지 방법
|
14 |
14
삭제
|