| 1 |
1
실리콘 재질의 기판;제1 실리콘 나노와이어로 형성되며, 외부 광 입사에 의해 애벌런치 증배가 발생하도록 제1 도전성 영역 및 제2 도전성 영역이 상기 실리콘 나노와이어 상에 길이방향으로 연속되어 형성되는 적어도 하나 이상의 애벌런치 포토다이오드;상기 애벌런치 포토다이오드와 전기적으로 직렬로 연결되며, 제2 실리콘 나노와이어로 형성되고, P형 또는 N형 도펀트 중 하나가 도핑된 적어도 하나 이상의 퀀칭저항;상기 애벌런치 포토다이오드 및 퀀칭저항을 보호 및 절연하는 투명한 재질의 제1 유전체;상기 제1 유전체 상에 형성되며, 상기 애벌런치 포토다이오드 및 퀀칭저항을 전기적으로 연결하는 전극; 및상기 애벌런치 포토다이오드 또는 퀀칭저항과 전극 사이에 형성되어, 전기적 접촉성을 향상시키는 실리사이드층을 포함하는, 실리콘 나노와이어 광증배관
|
| 2 |
2
청구항 1에 있어서,상기 제1 실리콘 나노와이어 및 제2 실리콘 나노와이어는 상기 기판의 일부를 이용하여 형성되며, 상기 기판에 형성되는 모래시계 형상의 실리콘 나노와이어 구조물에 의하여 지지되는, 실리콘 나노와이어 광증배관
|
| 3 |
3
청구항 1에 있어서,상기 퀀칭저항 상부에 형성된 제1 유전체층 상에 형성되며, 외부에서 입사하는 광을 차단하도록 불투명한 재질로 형성되는 차광막을 더 포함하는, 실리콘 나노와이어 광증배관
|
| 4 |
4
청구항 1에 있어서,상기 제2 실리콘 나노와이어는상기 제1 실리콘 나노와이어의 길이방향으로 일정간격 이격되어 형성되며, 상기 P형 또는 N형 도펀트가 저농도로 도핑되어 저항으로 동작하는 저항영역과 상기 P형 또는 N형 도펀트가 고농도로 도핑되어 상기 실리사이드층과 전극이 형성되는 전극영역을 갖는, 실리콘 나노와이어 광증배관
|
| 5 |
5
청구항 4에 있어서,상기 전극은 제1 전극, 제2 전극, 제3 전극을 포함하며,상기 제1 전극은 상기 적어도 하나 이상의 애벌런치 포토다이오드의 일단을 병렬로 연결하고,상기 제2 전극은 상기 적어도 하나 이상의 애벌런치 포토다이오드의 타단과 상기 적어도 하나 이상의 퀀칭저항의 일단을 각각 직렬로 연결하며,상기 제3 전극은 상기 적어도 하나 이상의 퀀칭저항의 타단을 병렬로 연결하는, 실리콘 나노와이어 광증배관
|
| 6 |
6
청구항 1에 있어서,상기 실리사이드층은상기 애벌런치 포토다이오드의 양단에 고농도로 도핑된 영역 상에 형성되며, 열처리를 통해 금속과 실리콘의 결합으로 형성되는 것인, 실리콘 나노와이어 광증배관
|
| 7 |
7
청구항 1에 있어서,상기 제2 실리콘 나노와이어는상기 제1 실리콘 나노와이어의 길이방향으로 연속하여 일체로 형성되며, 상기 P형 또는 N형 도펀트가 저농도로 도핑되어 저항으로 동작하는 저항영역과 상기 P형 또는 N형 도펀트가 고농도로 도핑되어 상기 실리사이드층과 전극이 형성되는 전극영역을 갖는, 실리콘 나노와이어 광증배관
|
| 8 |
8
청구항 7에 있어서,상기 전극은상기 적어도 하나 이상의 애벌런치 포토다이오드와 일체로 형성된 상기 적어도 하나 이상의 애벌런치 포토다이오드를 병렬로 연결하는, 실리콘 나노와이어 광증배관
|
| 9 |
9
청구항 2에 있어서, 상기 제1 실리콘 나노와이어 와 상기 제2 실리콘 나노와이어는 일정한 범위의 내각(θ)을 갖는 실리콘 나노와이어 구조물의 상부영역에 형성되며, 상기 실리콘 나노와이어의 선폭(a)은 하기의 [수학식 1]에 따라 결정되는, 실리콘 나노와이어 광증배관
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
(A) 실리콘 재질의 기판을 식각하여 적어도 하나 이상의 칼럼구조물을 형성하고, 상기 칼럼구조물을 식각하여 제1 실리콘 나노와이어 구조물을 형성하는 단계;(B) 상기 제1 실리콘 나노와이어 구조물의 표면에 산화막을 형성시켜, 상기 제1 실리콘 나노와이어 구조물의 상단영역에 상기 기판과 절연되는 제1 실리콘 나노와이어를 형성하는 단계;(C) 상기 제1 실리콘 나노와이어에 상호 상이한 도펀트를 도핑하여, 상기 제1 실리콘 나노와이어의 길이방향으로 연속하는 제1 도전성 영역 및 제2 도전성 영역을 형성하는 단계;(D) 상기 제1 실리콘 나노와이어의 P+형 반도체 영역 및 N+형 반도체 영역 상에 금속을 증착하고 열처리를 하여 실리사이드층을 형성하는 단계; 및(E) 상기 기판과 절연되며 상기 실리사이드층에 연결되는 전극을 형성하는 단계를 포함하는, 실리콘 나노와이어 애벌런치 포토다이오드의 제조방법
|
| 14 |
14
청구항 13에 있어서,상기 단계(A)는(A1) 기판에 실리콘 산화막과 실리콘 질화막을 순차적으로 적층하고, 기판을 일정 깊이로 건식 식각하여 상기 적어도 하나 이상의 칼럼구조물을 형성하는 단계; 및(A2) 상기 칼럼구조물의 측면을 습식 식각하여, 제1 실리콘 나노와이어 구조물을 형성하는 단계;를 포함하는 실리콘 나노와이어 애벌런치 포토다이오드의 제조방법
|
| 15 |
15
청구항 13에 있어서,상기 단계(C)는(C1) 상기 제1 실리콘 나노와이어의 일측 영역에 제1 도펀트를 도핑하여 제1 영역을 형성하는 단계;(C2) 상기 제1 영역의 일측 영역에 상기 제1 도펀트와 도전형이 상이한 제2 도펀트를 도핑하여 제2 영역을 형성하는 단계;(C3) 상기 제2 영역의 일측 영역에 제2 도펀트를 도핑하여 N+형 반도체 영역을 형성하는 단계;(C4) 상기 제1 실리콘 나노와이어의 타측 영역의 일정영역에 제1 도펀트를 도핑하여 P+형 반도체 영역을 형성함으로써, 실리콘 나노와이어를 이용한 애벌런치 포토다이오드 어레이를 형성하는 단계;를 포함하는 실리콘 나노와이어 애벌런치 포토다이오드의 제조방법
|
| 16 |
16
삭제
|
| 17 |
17
청구항 13에 있어서,상기 단계(D)는(D1) 애벌런치 포토다이오드 어레이에 산화막을 형성하고 패터닝 및 식각하여 P+형 반도체 영역 및 N+형 반도체 영역 상의 산화막을 제거하는 단계;(D2) 상기 애벌런치 포토다이오드 어레이에 금속층을 증착하고 제1 온도로 가열하여 P+형 반도체 영역 및 N+형 반도체 영역 상에 제1 실리사이드층을 형성하는 단계; 및(D3) 상기 금속층을 제거하고 제2 온도로 가열하여 제1 실리사이드층을 제2 실리사이드층으로 형성하는 단계를 포함하는 실리콘 나노와이어 애벌런치 포토다이오드의 제조방법
|
| 18 |
18
청구항 17에 있어서,상기 단계(E)는(E1) 상기 애벌런치 포토다이오드 어레이에 제1 유전체를 증착하고 패터닝 및 식각하여 제2 실리사이드층이 드러나도록 콘택트홀을 형성하는 단계;(E2) 상기 애벌런치 포토다이오드 어레이에 금속을 증착하고 패터닝하여 제2 실리사이드층에 연결되는 전극을 형성하는 단계;를 포함하는 실리콘 나노와이어 애벌런치 포토다이오드의 제조방법
|
