| 1 |
1
수신되는 에너지의 크기에 대응하는 입력 레벨의 전압을 제 1 노드에 형성하도록 구성되는 변환 소자;제 1 시간 구간에서 수신되는 제 1 신호에 응답하여 상기 제 1 노드의 상기 전압을 제 1 레벨로 조정하도록 구성되는 제 1 트랜지스터;상기 제 1 노드의 상기 전압에 기초하여 제 2 노드에 전압을 형성하도록 구성되는 제 1 용량성 소자;상기 제 1 신호에 응답하여 상기 제 2 노드의 상기 전압의 레벨을 제 2 레벨로 조정하도록 구성되는 제 2 트랜지스터;상기 제 2 노드의 상기 전압의 상기 레벨에 대응하는 레벨을 갖는 전압을 제 3 노드에 형성하도록 구성되는 제 3 트랜지스터;상기 제 1 시간 구간 이후의 제 2 시간 구간에서 수신되는 제 2 신호에 응답하여 상기 제 3 노드의 상기 전압에 대응하는 전류를 출력하도록 구성되는 제 4 트랜지스터; 및상기 제 2 시간 구간 이후의 제 3 시간 구간에서 수신되는 제 3 신호에 응답하여 상기 제 3 노드의 상기 전압을 제 3 레벨로 조정하도록 구성되는 제 5 트랜지스터를 포함하는 픽셀 회로
|
| 2 |
2
제 1 항에 있어서,상기 제 1 노드의 상기 전압을 상기 제 1 용량성 소자로 전달하되, 상기 제 2 노드로부터 상기 제 1 용량성 소자를 통해 상기 제 1 노드로 전달되는 전압을 차단하도록 구성되는 다이오드 더 포함하는 픽셀 회로
|
| 3 |
3
제 2 항에 있어서,상기 다이오드는, 상기 제 1 노드와 연결되는 게이트 단을 포함하고, 상기 제 1 노드로부터 상기 제 1 용량성 소자로 전류를 통과시킴으로써 상기 제 1 노드의 상기 전압을 상기 제 1 용량성 소자로 전달하도록 구성되는 제 6 트랜지스터로 구현되는 픽셀 회로
|
| 4 |
4
제 1 항에 있어서,상기 제 2 노드로 전하를 제공함으로써, 상기 제 2 노드에 형성되는 상기 전압의 상기 레벨의 변화율을 감소시키도록 구성되는 제 2 용량성 소자를 더 포함하는 픽셀 회로
|
| 5 |
5
제 1 항에 있어서,상기 변환 소자는 상기 변환 소자에 가해지는 압력에 기초하여 상기 입력 레벨의 상기 전압을 상기 제 1 노드에 형성하도록 더 구성되고,상기 제 1 트랜지스터 내지 상기 제 5 트랜지스터 각각은 박막 트랜지스터를 포함하는 픽셀 회로
|
| 6 |
6
제 1 항에 있어서,상기 제 2 시간 구간은 제 1 시간 구간으로부터 제 4 시간 구간 이후에 도래하고, 상기 제 3 시간 구간은 상기 제 2 시간 구간으로부터 제 5 시간 구간 이후에 도래하는 픽셀 회로
|
| 7 |
7
수신되는 에너지의 크기에 대응하는 레벨의 전압을 제 1 노드에 형성하도록 구성되는 변환 소자,제 1 시간 구간에서 수신되는 제 1 신호에 응답하여 상기 제 1 노드의 상기 전압의 레벨을 제 1 레벨로 조정하도록 구성되는 제 1 트랜지스터,상기 제 1 노드의 상기 전압을 제 2 노드로 전달하도록 구성되는 제 1 용량성 소자,상기 제 1 신호에 응답하여 상기 제 2 노드의 전압을 제 2 레벨로 조정하도록 구성되는 제 2 트랜지스터,상기 제 2 노드의 상기 전압에 대응하는 전압을 제 3 노드에 형성하도록 구성되는 구성되는 제 3 트랜지스터, 및상기 제 1 시간 구간 이후의 제 2 시간 구간에서 수신되는 제 2 신호에 응답하여 상기 제 3 노드의 상기 전압에 대응하는 전압을 제 4 노드로 출력하도록 구성되는 제 4 트랜지스터를 포함하는 제 1 픽셀 회로; 및상기 제 4 노드의 전압의 레벨을 기준 레벨로 조정하도록 구성되는 프리차징 회로를 포함하는 입력 장치
|
| 8 |
8
제 7 항에 있어서,상기 제 2 노드와 접지단 사이의 제 2 용량성 소자를 더 포함하되,상기 변환 소자는 상기 제 1 노드와 상기 접지단 사이에 연결되는 입력 장치
|
| 9 |
9
제 7 항에 있어서,상기 제 2 노드와 동작 전압의 공급단 사이의 제 3 용량성 소자를 더 포함하되,상기 제 3 트랜지스터는 상기 제 3 노드와 상기 동작 전압의 상기 공급단 사이에 연결되고, 상기 동작 전압에 의해 상기 제 3 트랜지스터는 포화 영역에서 동작하는 입력 장치
|
| 10 |
10
제 7 항에 있어서,상기 제 1 노드와 상기 제 1 용량성 소자 사이에 연결되고, 상기 제 1 노드의 상기 전압을 상기 제 1 용량성 소자로 전달하도록 구성되는 다이오드를 더 포함하는 입력 장치
|
| 11 |
11
제 7 항에 있어서,상기 제 1 픽셀 회로는 상기 제 3 노드의 상기 전압의 레벨을 제 3 레벨로 조정하도록 구성되는 제 5 트랜지스터를 더 포함하는 입력 장치
|
| 12 |
12
제 7 항에 있어서,상기 제 4 노드의 상기 전압을 증폭시키도록 구성되는 증폭 회로; 및상기 제 4 노드의 상기 전압을 상기 프리차징 회로 및 상기 증폭 회로 중 하나로 선택적으로 제공하도록 구성되는 멀티플렉서를 더 포함하는 입력 장치
|
| 13 |
13
제 12 항에 있어서,상기 증폭 회로는,동작 전압에 기초하여 상기 제 4 노드의 상기 전압을 증폭하도록 구성되는 연산 증폭기; 및상기 연산 증폭기에 의해 증폭된 상기 전압을 상기 제 4 노드로 피드백 하도록 구성되는 피드백 회로를 포함하는 입력 장치
|
| 14 |
14
제 7 항에 있어서,상기 제 1 시간 구간에서 상기 제 1 신호에 응답하여, 수신되는 에너지의 크기에 대응하는 전압을 상기 제 4 노드로 출력하도록 구성되는 제 2 픽셀 회로 더 포함하는 입력 장치
|
