| 1 |
1
입력되는 전기적 신호(Spikes)에 따라 공핍 영역이 제어되어 적분(Integration) 및 누설(Leaky)을 수행하는 완전 공핍형 SOI(Silicon-on-insulator) 소자를 포함하는 것을 특징으로 하는 뉴런
|
| 2 |
2
제1항에 있어서,상기 적분은 적어도 하나 이상의 시냅스를 통해 입력되는 상기 전기적 신호가 전위의 형태로 축적되는 것을 특징으로 하는 뉴런
|
| 3 |
3
제1항에 있어서, 상기 누설은 상기 전기적 신호가 입력되는 시간으로부터 다음 전기적 신호가 입력되는 시간까지의 구간인 인터벌(Interval) 시간 구간 내에서 수행되는 것을 특징으로 하는 뉴런
|
| 4 |
4
제1항에 있어서,상기 완전 공핍형 SOI 소자는 제1 반도체층, 매립 절연층 및 채널층으로 사용되는 제2 반도체층을 순차적으로 포함하는 SOI(silicon on insulator) 구조의 기판;상기 제2 반도체층 상에 형성되는 게이트 절연막;상기 게이트 절연막 상에 형성되는 게이트 전극 및상기 게이트 전극의 양측에 배치되고, 상기 제2 반도체층 내에 서로 이격되도록 형성되는 소스 영역 및 드레인 영역을 포함하는 NMOS 트랜지스터 소자인 것을 특징으로 하는 뉴런
|
| 5 |
5
제4항에 있어서,상기 제2 반도체층은 3nm 내지 100nm의 두께로 형성되는 것을 특징으로 하는 뉴런
|
| 6 |
6
제4항에 있어서,상기 제2 반도체층은 실리콘(Silicon), 스트레인드 실리콘(Strained Silicon) 및 응력 완화된 실리콘-게르마늄(Relaxed SiGe) 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 뉴런
|
| 7 |
7
제4항에 있어서,상기 전기적 신호는 상기 드레인 영역을 통해 입력되는 것을 특징으로 하는 뉴런
|
| 8 |
8
적어도 하나 이상의 프리 뉴런(Pre-neuron);상기 적어도 하나 이상의 프리 뉴런과 전기적으로 연결되는 적어도 하나 이상의 시냅스(Synapse) 및 상기 적어도 하나 이상의 시냅스와 전기적으로 연결되고, 완전 공핍형 SOI(Silicon-on-insulator) 소자를 포함하는 적어도 하나 이상의 포스트 뉴런(Post-neuron)을 포함하고, 상기 적어도 하나 이상의 포스트 뉴런은 적분(Integration) 및 누설(Leaky)을 수행하는 것을 특징으로 하는 뉴로모픽 시스템
|
| 9 |
9
제8항에 있어서, 상기 적어도 하나 이상의 포스트 뉴런은 입력되는 전기적 신호(Spikes)에 따라 공핍 영역이 제어되어 상기 적분 및 상기 누설을 수행하는 것을 특징으로 하는 뉴로모픽 시스템
|
| 10 |
10
제8항에 있어서,상기 적어도 하나 이상의 시냅스는 크로스바 어레이(cross-bar array) 구조를 갖는 것을 특징으로 하는 뉴로모픽 시스템
|
| 11 |
11
제8항에 있어서,상기 적어도 하나 이상의 시냅스(Synapse)는 멤리스터(memristor) 및 선택소자를 포함하는 것을 특징으로 하는 뉴로모픽 시스템
|
| 12 |
12
제8항에 있어서,상기 뉴로모픽 시스템은 가산기를 더 포함하는 것을 특징으로 하는 뉴로모픽 시스템
|
