| 1 |
1
시냅스 소자를 구현한 메모리 소자에 있어서, LTP(Long Term Potentiation) 동작 및 LTD(Long Term Depression) 동작을 구현하기 위한 적어도 하나의 iPCM(interfacial Phase Change Materials)을 포함하고, 상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 및 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 각각의 특성은, 상기 LTP 동작과 상기 LTD 동작의 대칭성이 확보되도록 조절되는 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자
|
| 2 |
2
제1항에 있어서,상기 적어도 하나의 iPCM은, 결정질 및 유사 결정질 사이에서 결정 상태가 변화됨에 따른 셋 동작 및 리셋 동작으로 각각 LTP 동작 및 LTD 동작을 구현하는 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자
|
| 3 |
3
제1항에 있어서,상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 및 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 각각의 진폭(Amplitude)은, 상기 LTP 동작과 상기 LTD 동작의 대칭성이 확보되도록 조절되는 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자
|
| 4 |
4
제3항에 있어서,상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스의 진폭은, 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스의 진폭보다 낮은 값으로 조절되는 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자
|
| 5 |
5
제4항에 있어서,상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스의 진폭은, 0
|
| 6 |
6
제1항에 있어서,상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 및 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 각각의 펄스 폭(Pulse width)은, 상기 LTP 동작과 상기 LTD 동작의 대칭성이 확보되도록 조절되는 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자
|
| 7 |
7
제6항에 있어서,상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 및 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 각각의 펄스 폭(Pulse width)은, 50 내지 100ns 범위 내의 값으로 조절되는 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자
|
| 8 |
8
제7항에 있어서,상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 및 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 각각의 펄스 폭(Pulse width)은, 50 내지 100ns 범위 내에서 동일한 값으로 조절되는 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자
|
| 9 |
9
LTP(Long Term Potentiation) 동작 및 LTD(Long Term Depression) 동작을 구현하기 위한 적어도 하나의 iPCM(interfacial Phase Change Materials)을 포함하는 시냅스 소자를 구현한 메모리 소자의 동작 방법에 있어서,상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 및 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 각각의 특성을 조절하는 단계를 포함하는 시냅스 소자를 구현한 메모리 소자의 동작 방법
|
| 10 |
10
제9항에 있어서,상기 적어도 하나의 iPCM은, 결정질 및 유사 결정질 사이에서 결정 상태가 변화됨에 따른 셋 동작 및 리셋 동작으로 각각 LTP 동작 및 LTD 동작을 구현하는 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자의 동작 방법
|
| 11 |
11
제9항에 있어서,상기 조절하는 단계는, 상기 LTP 동작과 상기 LTD 동작의 대칭성이 확보되도록 상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 및 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 각각의 진폭(Amplitude)을 조절하는 단계를 포함하는 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자의 동작 방법
|
| 12 |
12
제11항에 있어서,상기 진폭을 조절하는 단계는, 상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스의 진폭을 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스의 진폭보다 낮은 값으로 조절하는 단계인 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자의 동작 방법
|
| 13 |
13
제12항에 있어서,상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스의 진폭을 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스의 진폭보다 낮은 값으로 조절하는 단계는, 상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스의 진폭을 0
|
| 14 |
14
제9항에 있어서,상기 조절하는 단계는, 상기 LTP 동작과 상기 LTD 동작의 대칭성이 확보되도록 상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 및 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 각각의 펄스 폭(Pulse width)을 조절하는 단계를 포함하는 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자의 동작 방법
|
| 15 |
15
제14항에 있어서,상기 펄스 폭을 조절하는 단계는, 상기 LTP 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 및 상기 LTD 동작에서 상기 적어도 하나의 iPCM에 인가되는 펄스 각각의 펄스 폭(Pulse width)을 50 내지 100ns 범위 내의 값으로 조절하는 단계인 것을 특징으로 하는 시냅스 소자를 구현한 메모리 소자의 동작 방법
|
