| 1 |
1
베이스 기재를 준비하는 단계; 상기 베이스 기재를 덮는 비정질 씨드층을 형성하는 단계; 상기 씨드층을 결정화시키는 단계; 및결정화된 상기 씨드층을 덮고, 선천적으로(inherently) 결정질 구조를 갖는 이차전지용 기능막을 형성하는 단계를 포함하는 전극 구조체의 제조 방법
|
| 2 |
2
제1 항에 있어서, 상기 베이스 기재를 준비하는 단계 이후 상기 비정질 씨드층을 형성하는 단계 이전, 환원성 금속 전구체를, 상기 베이스 기재 상에 제공하여, 상기 베이스 기재 상에 형성된 자연(native) 산화막을 제거하는 단계를 더 포함하는 전극 구조체의 제조 방법
|
| 3 |
3
제2 항에 있어서, 상기 자연 산화막이 제거된 상기 베이스 기재의 표면에, 상기 환원성 금속이 잔존하는 것을 포함하는 전극 구조체의 제조 방법
|
| 4 |
4
제1 항에 있어서,상기 씨드층을 결정화시키는 단계 이후 상기 이차전지용 기능막을 형성하는 단계 이전, 환원성 금속 전구체를, 결정화된 상기 씨드층 상에 제공하여, 결정화된 상기 씨드층 상에 형성된 자연(native) 산화막을 제거하는 단계를 더 포함하는 전극 구조체의 제조 방법
|
| 5 |
5
제4 항에 있어서,상기 자연 산화막이 제거된 상기 씨드층의 표면에, 상기 환원성 금속 전구체가 잔존하는 것을 포함하는 전극 구조체의 제조 방법
|
| 6 |
6
제2 항 내지 제5 항에 있어서,상기 환원성 금속 전구체는, TMA(Trimetylaluminium)을 포함하는 전극 구조체의 제조 방법
|
| 7 |
7
제1 항에 있어서,상기 비정질 씨드층 및 상기 기능막은, 원자층 증착법(ALD)으로 형성되는 것을 포함하는 전극 구조체의 제조 방법
|
| 8 |
8
베이스 기재; 및 상기 베이스 기재의 표면을 덮는 이차전지용 물질막을 포함하되, 상기 베이스 기재의 상기 표면과 상기 물질막 사이, 또는 상기 물질막 내부에 제공된 환원성 금속을 포함하고, 상기 환원성 금속은, 상기 물질막에 포함된 금속보다, 산소친화도가 높은 것을 포함하는 전극 구조체
|
| 9 |
9
제8 항에 있어서, 상기 물질막은, 결정화도(crystallinity)가 서로 다른 제1 영역 및 제2 영역을 포함하되, 상기 제1 영역은, 상기 제2 영역과 상기 베이스 기재 사이에 배치되는 것을 포함하는 전극 구조체
|
| 10 |
10
제9 항에 있어서, 상기 제1 영역의 결정화도는, 상기 제2 영역의 결정화도 보다 높은 것을 포함하는 전극 구조체
|
| 11 |
11
제8 항에 있어서, 상기 환원성 금속은, 알루미늄(Al)을 포함하는 전극 구조체
|
| 12 |
12
제8 항에 있어서, 상기 이차전지용 물질막은, 이차전지용 양극, 음극, 또는 고체전해질 중 어느 하나를 포함하는 전극 구조체
|
| 13 |
13
베이스 기재;상기 베이스 기재의 표면을 덮는 결정질 구조의 씨드층; 및 상기 씨드층을 덮는 결정질 구조의 이차전지용 기능막을 포함하되, 상기 씨드층 및 상기 기능막 사이에 계면(interface)이 제공되는 것을 포함하는 전극 구조체
|
| 14 |
14
제13 항에 있어서, 상기 씨드층 및 상기 기능막 사이의 상기 계면은, SEM 또는 TEM 이미지를 통해 관찰되는 것을 포함하는 전극 구조체
|
