| 1 |
1
외부 메모리 장치로부터 고정 소수점 형식의 제1 입력 데이터 및 제1 파라미터 데이터를 수신하고, 상기 수신된 제1 입력 데이터 및 제1 파라미터 데이터를 저장하도록 구성된 버퍼 메모리; 및상기 버퍼 메모리로부터의 상기 제1 입력 데이터 및 상기 제1 파라미터 데이터를 기반으로 제1 레이어를 처리하도록 구성된 뉴럴 프로세서를 포함하고, 상기 뉴럴 프로세서는:상기 제1 입력 데이터를 부동 소수점 형식으로 변환하도록 구성된 입력 데이터 처리기;상기 제1 파라미터 데이터를 부동 소수점 형식으로 변환하도록 구성된 파라미터 데이터 처리기;상기 변환된 제1 입력 데이터 및 상기 변환된 제1 파라미터 데이터를 기반으로 상기 제1 레이어에 대응하는 연산을 수행하여 부동 소수점 형식의 제1 출력 데이터를 출력하도록 구성된 연산 코어; 및상기 제1 출력 데이터를 고정 소수점 형식으로 변환하도록 구성된 출력 데이터 처리기를 포함하고,상기 변환된 제1 출력 데이터는 상기 버퍼 메모리에 저장되는 신경망 연산 장치
|
| 2 |
2
제 1 항에 있어서,상기 버퍼 메모리는 상기 외부 메모리 장치로부터 고정 소수점 형식의 제2 파라미터 데이터를 수신하고, 상기 수신된 제2 파라미터 데이터를 저장하도록 더 구성되고,상기 파라미터 데이터 처리기는 상기 버퍼 메모리로부터의 상기 제2 파라미터 데이터를 부동 소수점 형식으로 변환하도록 더 구성된 신경망 연산 장치
|
| 3 |
3
제 2 항에 있어서,상기 연산 코어는:제1 동작 선택 신호에 응답하여, 상기 변환된 제1 입력 데이터 및 상기 변환된 제1 파라미터 데이터에 대한 제1 연산을 수행하여 제1 연산 데이터를 출력하도록 구성된 제1 연산 유닛; 및제2 동작 선택 신호에 응답하여, 상기 제1 연산 데이터 및 상기 변환된 제2 파라미터 데이터에 대한 제2 연산을 수행하여 상기 제1 출력 데이터를 출력하도록 구성된 제2 연산 유닛을 포함하는 신경망 연산 장치
|
| 4 |
4
제 3 항에 있어서,상기 제1 연산 유닛 및 상기 제2 연산 유닛 각각은 가산 로직, 감산 로직, 곱셈 로직, 나눗셈 로직, 제곱근 로직, 지수 로직, 및 바이패스 로직을 포함하고,상기 가산 로직, 상기 감산 로직, 상기 곱셈 로직, 상기 나눗셈 로직, 상기 제곱근 로직, 상기 지수 로직, 및 상기 바이패스 로직 각각은 부동 소수점 형식을 기반으로 동작하는 신경망 연산 장치
|
| 5 |
5
제 4 항에 있어서,상기 제1 연산은 상기 제1 연산 유닛의 상기 가산 로직, 상기 감산 로직, 상기 곱셈 로직, 상기 나눗셈 로직, 상기 제곱근 로직, 상기 지수 로직, 및 상기 바이패스 로직 중 어느 하나에 의해 수행되고, 상기 제2 연산은 상기 제2 연산 유닛의 상기 가산 로직, 상기 감산 로직, 상기 곱셈 로직, 상기 나눗셈 로직, 상기 제곱근 로직, 상기 지수 로직, 및 상기 바이패스 로직 중 어느 하나에 의해 수행되는 신경망 연산 장치
|
| 6 |
6
제 3 항에 있어서,상기 제1 연산 유닛 및 상기 제2 연산 유닛은 상기 제1 동작 선택 신호 및 상기 제2 동작 선택 신호를 기반으로, 파이프라인 구조를 기반으로 동작하는 신경망 연산 장치
|
| 7 |
7
제 1 항에 있어서,상기 입력 데이터 처리기는 상기 제1 입력 데이터를 부동 소수점 형식으로 변환하여 상기 변환된 제1 입력 데이터를 생성하도록 구성된 입력 변환기를 포함하고, 상기 입력 변환기는:상기 제1 입력 데이터로부터 부호 비트를 검색하도록 구성된 부호 비트 검색기;상기 제1 입력 데이터로부터 크기를 검색하도록 구성된 크기 검색기;상기 검색된 크기 및 제1 가수 길이 정보를 기반으로 가수 비트 및 지수 비트를 검색하도록 구성된 가수 및 지수 검색기; 및상기 부호 비트, 상기 가수 비트, 및 상기 지수 비트를 기반으로 부동 소수점 형식의 상기 변환된 제1 입력 데이터를 생성하도록 구성된 부동 소수점 생성기를 포함하고,상기 제1 입력 데이터는 부호화된 데이터(signed data)이고,상기 변환된 제1 입력 데이터는 상기 부호 비트, 상기 가수 비트, 및 상기 지수 비트로 구성된 비부호화된 데이터(unsigned data)인 신경망 연산 장치
|
| 8 |
8
제 1 항에 있어서,상기 출력 데이터 처리기는 상기 제1 출력 데이터를 고정 소수점 형식으로 변환하여 상기 변환된 제1 출력 데이터를 생성하도록 구성된 출력 변환기를 포함하고, 상기 출력 변환기는:상기 제1 출력 데이터로부터 부호 비트를 검색하도록 구성된 부호 비트 검색기;상기 제1 출력 데이터의 가수 비트 및 지수 비트, 및 제1 가수 길이 정보를 기반으로 상기 제1 출력 데이터의 크기를 검색하도록 구성된 크기 검색기; 및상기 부호 비트 및 상기 검색된 크기를 기반으로 상기 변환된 제1 출력 데이터를 생성하도록 구성된 고정 소수점 생성기를 포함하고,상기 제1 출력 데이터는 상기 부호 비트, 상기 가수 비트, 및 상기 지수 비트로 구성된 부동 소수점 형식의 비부호화된 데이터(unsigned data)이고,상기 변환된 제1 출력 데이터는 고정 소수점 형식의 부호화된 데이터(signed data)인 신경망 연산 장치
|
| 9 |
9
제 1 항에 있어서,상기 연산 코어는 서로 독립적으로 동작하고, 각각이 서로 다른 쓰레드들을 동시에 처리하도록 구성된 복수의 연산기들을 포함하는 신경망 연산 장치
|
| 10 |
10
제 1 항에 있어서,상기 외부 메모리 장치 및 상기 버퍼 메모리 사이의 제1 메모리 직접 엑세스 동작 및 상기 버퍼 메모리 및 상기 뉴럴 프로세서 사이의 제2 메모리 직접 엑세스 동작을 수행하도록 구성된 직접 메모리 엑세스 엔진을 더 포함하는 신경망 연산 장치
|
| 11 |
11
제 1 항에 있어서,상기 제1 레이어는 배치 정규화 레이어, 스케일 및 바이어스 레이어, 요소 연산 레이어, 소프트 맥스 레이어 중 어느 하나인 신경망 연산 장치
|
| 12 |
12
제 1 항에 있어서,상기 제1 입력 데이터의 크기는 상기 제1 출력 데이터의 크기와 동일한 신경망 연산 장치
|
| 13 |
13
신경망 연산 장치의 요소 기반 레이어에 대한 처리 방법에 있어서,고정 소수점 형식의 제1 입력 데이터, 고정 소수점 형식의 제1 파라미터 데이터를 수신하는 단계;상기 제1 입력 데이터 및 상기 제1 파라미터 데이터를 버퍼 메모리에 저장하는 단계;상기 버퍼 메모리로부터의 상기 제1 입력 데이터 및 상기 제1 파라미터 데이터를 부동 소수점 형식으로 변환하는 단계;상기 변환된 제1 입력 데이터 및 상기 변환된 제1 파라미터 데이터를 기반으로 상기 요소 기반 레이어에 대응하는 연산을 수행하여 부동 소수점 형식의 제1 출력 데이터를 출력하는 단계;상기 제1 출력 데이터를 고정 소수점 형식으로 변환하는 단계; 및상기 변환된 제1 출력 데이터를 상기 버퍼 메모리에 저장하는 단계를 포함하는 처리 방법
|
