앤티 에이리어싱 필터, 샘플 및 홀드 회로, 시그마-델타 변조기 및 데서메이션 필터를 포함하는 시그마-델타 아날로그-디지털 변환기에 있어서,

상기 시그마-델타 변조기가 시그마-델타 아날로그-디지털 변환기에 사용되어 아날로그 적분기(20)의 포화 또는 과부하 여부를 판단하는 과부하 예측부(10)와; 아날로그 적분기(21)와, 디지털 가산기(22) 및 디지털 저장기(23)로 이루어진 디지털 적분기(24)로 구성되며 상기 과부하 예측부(10)의 출력을 아날로그 적분 및 디지털 적분하는 혼합모드 적분기(20); 및 상기 혼합모드 적분기(20)의 출력을 디지털 변환하여 출력하는 양자화부(30)를 포함하여 구성되며, 상기 과부하 예측부(10)와 혼합모드 적분기(20)는 시그마-델타 변조기의 차수 N에 대해 각각 N개 구비되는 것을 특징으로 하는 시그마-델타 아날로그-디지털 변환기

제1항에 있어서, 상기 양자화부(30)는 상기 아날로그 적분기(21)의 출력중에서 1비트를 A/D 변환하여 과부하 예측부(10)로 아날로그 피드백 하는 1비트 A/D 컨버터(31)와, 상기 아날로그 적분기(21)의 출력중에서 3비트를 A/D 변환하는 3비트 A/D 컨버터(32)와, 상기 3비트 A/D 컨버터(32)의 출력과 상기 디지털 적분기의 출력을 가산하는 디지털 가산기(33) 및 상기 1비트 A/D 컨버터(31)의 출력과 변조기의 최종 출력을 가산하여 과부하 예측부(10)에 디지털 피드백하는 디지털 가산기(34)를 포함하는 것을 특징으로 하는 시그마-델타 아날로그-디지털 변환기

제1항에 있어서, 상기 과부하 예측부(10)는 입력되는 신호와 과부하 예측기(12)의 출력신호를 가산하는 디지털 가산기(11)와; 입력신호와 아날로그 적분기(21)의 출력 및 상기 양자화부(30)의 아날로그에서 1비트 A/D 컨버터(31)의 출력을 피드백 받아 혼합형 적분기(20)의 과부하 상태를 미리 판단하는 과부하 예측기(12)와; 변조기의 최종 출력과 1비트 A/D 컨버터(31)의 출력이 디지털 가산기(34)를 통해 가산된 신호와 상기 과부하 예측기(12)의 출력을 가산하는 디지털 가산기(13)를 포함하는 것을 특징으로 하는 시그마-델타 아날로그-디지털 변환기

제1항에 있어서, 상기 양자화부(30)는 상기 아날로그 적분기(21)의 출력중에서 3비트를 A/D 변환하는 3비트 A/D 컨버터(32)와, 상기 3비트 A/D 컨버터(32)의 출력과 상기 디지털 적분기의 출력을 가산하여 출력하는 디지털 가산기(33)를 포함하며, 상기 과부하 예측부(10)로는 아날로그 피드백 없이 양자화부(30)의 최종출력만을 상기 과부하 예측부(10)로 디지털 피드백 하는 것을 특징으로 하는 시그마-델타 아날로그-디지털 변환기