| 1 |
1
2N 차수를 갖는 저역 통과 필터(low pass filter)를 설정하여 외부로부터 입력된 입력신호로부터 제1 대역신호를 분리하여 획득하는 단계;상기 저역 통과 필터에 기초하여 기설정된 딜레이값을 가진 고역 통과 필터(high pass filter)를 설정하는 단계;상기 기설정된 딜레이값에 의해 딜레이된 초기 입력신호와 상기 제1 대역신호간의 차이를 연산하여 제2 대역신호를 획득하는 단계;상기 제1 대역신호 및 제2 대역신호를 간축하는 단계;간축된 상기 제1 대역신호 및 제2 대역신호를 보간하는 단계;상기 제1 대역신호의 역신호를 획득하고, 기설정된 딜레이값에 의해 딜레이된 초기 입력신호와 상기 제1 대역신호의 역신호를 합성하여 제1 역신호를 생성하는 단계; 및상기 제2 대역신호의 역신호를 획득하고, 획득한 상기 제2 대역신호의 역신호와 상기 제1 역신호를 합성하여 상기 초기 입력신호에 대응하는 신호를 복원하는 단계;를 포함하는 싱글 필터 뱅크의 설계 방법
|
| 2 |
2
제1항에 있어서,상기 2N 차수를 갖는 저역 통과 필터를 설정하는 단계는하기의 수학식을 이용하여 저역 통과 필터를 설정하되,이때, 상기 hn은 2N 차수의 임펄스 응답이고, Q0(z)는 전달함수인 FIR 저주파 필터인 것을 특징으로 하는 싱글 필터 뱅크의 설계 방법
|
| 3 |
3
제2항에 있어서,상기 저역 통과 필터는 hn = h2N-n 일 때, 영 위상(zero-phase) 저역 통과 필터인 것을 특징으로 하는 싱글 필터 뱅크 설계 방법
|
| 4 |
4
제3항에 있어서, 상기 저역 통과 필터는이때, h2k-1 = 0
|
| 5 |
5
제4항에 있어서,상기 저역 통과 필터는대칭 완전 복원 싱글 필터 뱅크 또는 비대칭 완전 복원 싱글 필터 뱅크 중 적어도 하나를 포함하는 것을 특징으로 하는 싱글 필터 뱅크의 설계 방법
|
| 6 |
6
제5항에 있어서,상기 저역 통과 필터가 대칭 완전 복원 싱글 필터 뱅크를 포함하는 경우, n-N=1 일 때, 이고, n-N=7 일 때, 인 것을 특징으로 하는 싱글 필터 뱅크의 설계 방법
|
| 7 |
7
제5항에 있어서,상기 저역 통과 필터가 비대칭 완전 복원 싱글 필터 뱅크를 포함하는 경우, 3 tap half-band 필터가 설정되며,인 것을 특징으로 하는 싱글 필터 뱅크의 설계 방법
|
| 8 |
8
제5항에 있어서,상기 저역 통과 필터가 비대칭 완전 복원 싱글 필터 뱅크를 포함하는 경우, 7 tap half-band 필터가 설정되며,인 것을 특징으로 하는 싱글 필터 뱅크의 설계 방법
|
| 9 |
9
제1항에 있어서,상기 고역 통과 필터를 설정하는 단계는상기 저역 통과 필터가 H0(Z)일 때, m-sample delay의 딜레이값을 가지고, 상기 저역 통과 필터가 H0(Z)일 때, (m-N)-sample delay의 딜레이값을 갖도록 고역 통과 필터가 설정되는 것을 특징으로 하는 싱글 필터 뱅크의 설계 방법
|
| 10 |
10
제1항 내지 제9항 중에 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체
|
| 11 |
11
외부로부터 입력신호를 입력받아 기설정된 대역의 신호만을 필터링하여 제1 대역 신호를 획득하는 제1 통과필터, 상기 제1 통과필터를 통해 필터링된 제1 대역신호를 기설정된 크기로 간축(decimation)하는 제1 다운 샘플러, 외부로부터 입력신호를 입력받아 기설정된 시간만큼 지연시키는 제1 신호지연부, 상기 제1 통과필터를 통해 필터링된 제1 대역신호와, 상기 제1 신호지연부를 통해 기설정된 시간만큼 지연된 입력신호를 합성하여 제2 대역신호를 생성하는 제1 신호연산부, 상기 제2 대역신호를 기설정된 크기로 간축(decimation)하는 제2 다운 샘플러를 포함하는 채널분리단; 및상기 채널분리단의 제1 다운 샘플러로부터 간축된 제1 대역신호를 입력받아 보간(interpolation)하는 제1 업 샘플러, 보간된 상기 제1 대역신호를 복원하는 제1 복원필터, 보간된 상기 제1 대역신호를 기설정된 시간만큼 지연시키는 제2 신호지연부, 상기 채널분리단의 제2 다운 샘플러로부터 간축된 제2 대역신호를 입력받아 보간(interpolation)하는 제2 업 샘플러, 보간된 상기 제2 대역신호를 복원하는 제2 복원필터, 상기 제1 복원필터를 통해 복원된 제1 대역신호와, 상기 제2 신호지연부를 통해 기설정된 시간만큼 지연된 제1 대역신호 및 상기 제2 복원필터를 통해 복원된 제2 대역신호를 합성하는 제1 신호합성부를 포함하는 채널합성단;을 포함하는 싱글 필터 뱅크
|
| 12 |
12
외부로부터 입력신호를 입력받아 기설정된 시간만큼 지연시키는 제3 신호지연부, 외부로부터 입력신호를 입력받아 기설정된 대역의 신호만을 필터링하여 제3 대역신호를 획득하는 제2 통과필터, 상기 제3 신호지연부를 통해 기설정된 시간만큼 지연된 입력신호와, 상기 제2 통과필터를 통해 획득한 제3 대역신호를 합성하여 제4 대역신호를 생성하는 제2 신호연산부, 상기 제2 신호연산부를 통해 생성된 제4 대역신호를 간축하는 제3 다운 샘플러, 상기 제2 통과필터를 통해 생성된 제3 대역신호를 간축하는 제4 다운 샘플러를 포함하는 채널분리단; 및상기 채널분리단의 제3 다운 샘플러로부터 간축된 제4 대역신호를 입력받아 보간하는 제3 업 샘플러, 보간된 상기 제4 대역신호를 입력받아 복원하는 제3 복원필터, 상기 채널분리단의 제4 다운 샘플러로부터 간축된 제3 대역신호를 입력받아 보간하는 제4 업 샘플러, 보간된 상기 제3 대역신호를 기설정된 시간만큼 지연시키는 제4 신호지연부, 보간된 상기 제3 대역신호를 입력받아 복원하는 제4 복원필터, 상기 제3 복원필터를 통해 복원된 제4 대역신호와, 상기 제4 신호지연부를 통해 기설정된 시간만큼 지연된 제3 대역신호 및 상기 제4 복원필터를 통해 복원된 제4 대역신호를 상호 합성하는 제2 신호합성부를 포함하는 채널합성단;을 포함하는 싱글 필터 뱅크
|
