| 1 |
1
프리 뉴런;포스트 뉴런;프리 뉴런으로부터 포스트 뉴런으로 신호를 전달하고, 기록 펄스에 기초하여 컨덕턴스를 변경하는 NVM 회로;상기 프리 뉴런의 전압과 상기 포스트 뉴런의 전압의 전압 차에 따라 결정되는 준안정 시간(metastability time)을 반영하는 제1 출력 신호를 출력하는 STDP 시간 생성기; 및상기 제1 출력 신호에 따라 펄스 폭이 가변되는 상기 기록 펄스를 생성하고, 상기 기록 펄스를 상기 NVM 회로에 인가하는 제어 신호 및 기록 펄스 생성기를 포함하는STDP 학습 하드웨어
|
| 2 |
2
제 1항에 있어서,상기 STDP 시간 생성기는,상기 프리 뉴런의 전압과 상기 포스트 뉴런의 전압이 입력되고, 비교기 클럭신호를 입력 받아 제2 출력 신호 및 제3 출력 신호를 출력하는 동적 비교기; 및상기 제2 출력 신호 및 상기 제3 출력 신호를 논리 연산하여 상기 제1 출력 신호를 출력하는 논리 게이트를 포함하는STDP 학습 하드웨어
|
| 3 |
3
제 1항에 있어서,상기 제어 신호 및 기록 펄스 생성기는,상기 제1 출력 신호를 수신하고, 상기 비교기 클럭 신호 및 상기 제1 출력 신호를 이용하여 상기 준안정 시간에 대응하는 상기 기록 펄스를 생성하는STDP 학습 하드웨어
|
| 4 |
4
제 3항에 있어서,상기 제어 신호 및 기록 펄스 생성기는,상기 비교기 클럭 신호를 클럭 신호로써 수신하고, 상기 제1 출력 신호를 리셋 신호로써 수신하여 상기 준 안정 시간과 동일한 상기 기록 펄스를 생성하는 제1 플립 플롭을 포함하는STDP 학습 하드웨어
|
| 5 |
5
제 4항에 있어서,상기 제어 신호 및 기록 펄스 생성기는,상기 비교기 클럭신호의 1/2 주파수의 제1 클럭 신호를 생성하는 제1 클럭 분배기를 포함하고,상기 동적 비교기는,상기 제1 클럭 신호가 하이인 구간에서 상기 전압 차의 극성을 결정하는STDP 학습 하드웨어
|
| 6 |
6
제 5항에 있어서,상기 제어 신호 및 기록 펄스 생성기는,상기 제2 출력 신호 및 상기 제3 출력 신호를 클럭 신호로써 수신하고, 상기 제1 클럭 신호를 리셋 신호로써 수신하고, 상기 결정된 극성에 기초하여 제4 출력 신호 또는 제5 출력 신호를 출력하는 제2 플립플롭을 포함하는STDP 학습 하드웨어
|
| 7 |
7
제 6항에 있어서,상기 제어 신호 및 기록 펄스 생성기는,상기 기록 펄스와 상기 제4 출력 신호를 논리 연산하여 제1 스위치 신호를 출력하고, 상기 기록 펄스와 상기 제5 출력 신호를 논리 연산하여 제2 스위치 신호를 출력하는 제2 논리 게이트를 포함하는STDP 학습 하드웨어
|
| 8 |
8
제 7항에 있어서,상기 제어 신호 및 기록 펄스 생성기는,상기 비교기 클럭신호의 1/4 주파수의 제2 클럭 신호를 생성하는 제2 클럭 분배기를 포함하고,상기 NVM 회로는,비활성 메모리 소자, 상기 비활성 메모리 소자의 전단에 배치되는 제1 스위치부 및 상기 메모리 소자의 후단에 배치되는 제2 스위치부를 포함하고,상기 제1 스위치부는,상기 제2 클럭 신호가 하이인 구간에서 상기 기록 펄스를 상기 메모리 소자에 출력하는STDP 학습 하드웨어
|
| 9 |
9
제 8항에 있어서,상기 제2 스위치부는,상기 제1 스위치 신호가 하이이면 제1 기준 전압을 상기 메모리 소자에 출력하고, 상기 제2 스위치 신호가 하이이면 제2 기준 전압을 상기 메모리 소자에 출력하는STDP 학습 하드웨어
|
| 10 |
10
제 9항에 있어서,상기 메모리 소자의 양단에는상기 제1 스위치 신호가 하이이면, 상기 기록 펄스와 상기 제1 기준 전압의 전압 차가 상기 메모리 소자의 셋 전압으로 입력되고,상기 제2 스위치 신호가 하이이면 상기 기록 펄스와 상기 제2 기준 전압의 전압 차가 상기 메모리 소자의 리셋 전압으로 입력되는STDP 학습 하드웨어
|
| 11 |
11
제 2항에 있어서,상기 STDP 시간 생성기는,상기 동적 비교기의 출력단에 연결되는 가변 커패시터를 포함하는STDP 학습 하드웨어
|
