1 |
1
인공 신경망 모델 학습을 위한 훈련 데이터를 입력하기 위한 입력부; 및상기 훈련 데이터를 이용하여 상기 인공 신경망 모델을 훈련시키는 러닝 프로세서를 포함하고,상기 인공 신경망 모델은,상기 입력부로부터 전달받은 데이터에 대응되는 신호를 전달받는 복수의 레이어들 및, 상기 복수의 레이어들 사이에 배치되는 적어도 하나의 배치 정규화 장치 (batch normalization device)를 포함하고,상기 배치 정규화 장치는 상기 복수의 레이어들 중 제1 레이어로부터 전달된 제1 아날로그 신호를 합성곱 처리하는 저항 메모리 배열(RRAM array) 및 상기 저항 메모리 배열로부터 합성곱 처리된 제2 아날로그 신호를 정규화하여 제2 레이어로 제3 아날로그 신호를 전달하는 복수의 전기 소자 및 복수의 스위치를 포함하는 회로 배열을 포함하는, 신경망 학습 장치
|
2 |
2
제1항에 있어서,상기 회로 배열은,상기 저항 메모리 배열의 각 채널을 통해 전달되는 전압 값을 제어하는 신경망 학습 장치
|
3 |
3
제1항에 있어서,상기 배치 정규화 장치는,상기 저항 메모리 배열의 각 채널에 인가되는 신호를 정규화 하도록 상기 회로 배열을 제어하는 제어부를 포함하는 신경망 학습 장치
|
4 |
4
제3항에 있어서,상기 제어부는,상기 회로 배열의 스위치 동작을 위한 제어 신호를 상기 회로 배열로 전달하는 신경망 학습 장치
|
5 |
5
제4항에 있어서,상기 회로 배열의 복수의 전기 소자는, 복수의 적분기, 및 복수의 커패시터를 포함하고,상기 스위치는 상기 제어부의 상기 제어 신호를 바탕으로 적분기 및 커패시터 사이의 전기적 경로를 변경하는 신경망 학습 장치
|
6 |
6
제5항에 있어서,상기 회로 배열은 출력되는 제2 아날로그 신호 또는 제3 아날로그 신호를 전달받는 채널에 대응되는 복수의 회로가 병렬 연결되고,상기 커패시터는 상기 적분기의 입력단 또는 출력단에 연결되는 신경망 학습 장치
|
7 |
7
제6항에 있어서,상기 스위치는 제어부로부터 전달된 신호가 제1 신호이면, 상기 커패시터를 상기 적분기의 출력단과 전기적으로 연결시키고, 복수의 회로는 서로 단락되는 신경망 학습 장치
|
8 |
8
제6항에 있어서,상기 스위치는 제어부로부터 전달된 신호가 제2 신호이면, 상기 커패시터의 일단을 상기 적분기의 입력단과 전기적으로 연결시키고, 복수의 회로는 병렬로 연결되는 신경망 학습 장치
|
9 |
9
제6항에 있어서,상기 스위치는 제어부로부터 전달된 신호가 제3 신호이면, 상기 커패시터의 일단을 상기 적분기의 입력단과 전기적으로 연결시키고 상기 커패시터의 타단을 접지시키는 신경망 학습 장치
|
10 |
10
제9항에 있어서,상기 스위치는 제어부로부터 전달된 신호가 제4 신호이면, 상기 커패시터의 타단을 상기 적분기의 입력단과 전기적으로 연결시키되, 상기 커패시터의 일단을 접지시키고, 복수의 회로는 서로 개방되는 신경망 학습 장치
|
11 |
11
제10항에 있어서,상기 스위치는 제어부로부터 전달된 신호가 제5 신호이면, 상기 커패시터의 일단을 상기 적분기의 입력단과 전기적으로 연결시키고 상기 커패시터의 타단을 접지시키는 신경망 학습 장치
|
12 |
12
제6항에 있어서,상기 스위치는 제어부로부터 전달된 신호가 제6 신호이면, 상기 커패시터 및 상기 적분기의 출력단을 접지시키는 신경망 학습 장치
|
13 |
13
제1항에 있어서,상기 인공 신경망 모델은,CNN (convolution neural network) 또는 BNN (binarized neural network)을 포함하는 신경망 학습 장치
|