| 1 |
1
워드라인과 비트라인의 동작에 의해 데이터를 저장하는 메모리 셀을 포함하는 메모리 디바이스에 있어서,워드라인 신호에 의해 동작하는 메모리 셀이 결합된 비트라인;상기 비트라인에 일측단이 결합되며, 상기 메모리 셀의 라이트 모드 및 상기 메모리 셀의 리드 모드에서 인에이블되는 제1 스위치;프리차지 전압 라인에 일측단이 결합되며, 상기 메모리 셀의 상기 라이트 모드에서 디스에이블되는 제2 스위치;반전 입력단이 상기 제1 스위치의 타측단에 결합되며, 비반전 입력단이 상기 제2 스위치의 타측단에 결합된 오피 앰프;상기 오피 앰프의 출력단과 상기 오피 앰프의 상기 반전 입력단 사이에 결합되며, 상기 메모리 셀의 상기 라이트 모드에서 인에이블되는 제3 스위치;상기 오피 앰프의 상기 출력단에 결합되며, 상기 오피 앰프의 상기 출력단의 아날로그 신호를 디지털 신호로 변환하여 출력하는 아날로그-디지털 컨버터; 및상기 오피 앰프의 상기 비반전 입력단에 결합되며, 상기 메모리 셀에 저장하고자 하는 디지털 신호를 아날로그 신호로 변환하여 상기 오피 앰프의 상기 비반전 입력단에 인가하는 디지털-아날로그 컨버터;를 포함하는 메모리 디바이스
|
| 2 |
2
제1항에 있어서,프리차지 전압에 의해 프리차지된 상기 비트라인을 통해 상기 메모리 셀에 디지털 데이터를 저장하기 위한 상기 메모리 셀의 상기 라이트 모드에서,라이트 모드 클럭 주기의 제1 클럭 신호에 연동하여, 상기 제1 스위치가 인에이블되며, 상기 제2 스위치가 디스에이블되고, 상기 제3 스위치가 인에이블되며, 상기 디지털 데이터가 입력되는 상기 디지털-아날로그 컨버터가 인에이블되고, 상기 워드라인 신호에 의해 상기 메모리 셀이 인에이블되며,상기 라이트 모드 클럭 주기의 제2 클럭 신호에 연동하여, 상기 제1 스위치가 디스에이블되며, 상기 제2 스위치가 인에이블되고, 상기 제3 스위치가 디스에이블되며, 상기 디지털-아날로그 컨버터가 디스에이블되고, 상기 워드라인 신호에 의해 상기 메모리 셀이 디스에이블되는 메모리 디바이스
|
| 3 |
3
제1항에 있어서,프리차지 전압에 의해 프리차지된 상기 비트라인을 통해 상기 메모리 셀에 저장된 디지털 데이터를 읽기 위한 상기 메모리 셀의 상기 리드 모드에서,리드 모드 제1 클럭 주기의 제1 클럭 신호에 연동하여, 상기 워드라인 신호에 의해 상기 메모리 셀이 인에이블되며,상기 리드 모드 제1 클럭 주기의 제2 클럭 신호에 연동하여, 상기 워드라인 신호에 의해 상기 메모리 셀이 디스에이블되고, 상기 제1 스위치가 인에이블되며,리드 모드 제2 클럭 주기의 제1 클럭 신호에 연동하여, 상기 제1 스위치가 디스에이블되고, 상기 아날로그-디지털 컨버터가 인에이블되며,상기 리드 모드 제2 클럭 주기의 제2 클럭 신호에 연동하여, 상기 아날로그-디지털 컨버터가 디스에이블되는 메모리 디바이스
|
| 4 |
4
제1항에 있어서,상기 비트라인을 프리차지하기 위한 상기 메모리 셀의 프리차지 모드에서,프리차지 모드 클럭 주기의 제1 클럭 신호에 연동하여, 상기 제1 스위치가 인에이블되고, 상기 제3 스위치가 인에이블되며,상기 프리차지 모드 클럭 주기의 제2 클럭 신호에 연동하여, 상기 제1 스위치가 디스에이블되고, 상기 제3 스위치가 디스에이블되는 메모리 디바이스
|
| 5 |
5
제1항에 있어서,상기 메모리 셀의 리프레시 모드에서,리프레시 모드 클럭 주기의 제1 클럭 신호에 연동하여, 상기 제1 스위치가 인에이블되며, 상기 제2 스위치가 디스에이블되고, 상기 제3 스위치가 인에이블되며, 상기 아날로그-디지털 컨버터의 출력이 입력되는 상기 디지털-아날로그 컨버터가 인에이블되고, 상기 워드라인 신호에 의해 상기 메모리 셀이 인에이블되며,상기 리프레시 모드 클럭 주기의 제2 클럭 신호에 연동하여, 상기 제1 스위치가 디스에이블되며, 상기 제2 스위치가 인에이블되고, 상기 제3 스위치가 디스에이블되며, 상기 디지털-아날로그 컨버터가 디스에이블되고, 상기 워드라인 신호에 의해 상기 메모리 셀이 디스에이블되는 메모리 디바이스
|
| 6 |
6
워드라인과 비트라인의 동작에 의해 데이터를 저장하는 메모리 셀을 포함하는 메모리 디바이스에 있어서,워드라인 신호에 의해 동작하는 메모리 셀이 결합된 비트라인;상기 비트라인에 일측단이 결합되며, 상기 메모리 셀의 라이트 모드 및 상기 메모리 셀의 리드 모드에서 인에이블되는 제1 스위치;프리차지 전압 라인에 일측단이 결합되며, 상기 메모리 셀의 상기 라이트 모드에서 디스에이블되는 제2 스위치;반전 입력단이 상기 제1 스위치의 타측단에 결합되며, 비반전 입력단이 상기 제2 스위치의 타측단에 결합된 오피 앰프;상기 오피 앰프의 출력단과 상기 오피 앰프의 반전 입력단 사이에 형성된 피드백 캐패시터;상기 오피 앰프의 출력단과 상기 오피 앰프의 상기 반전 입력단 사이에 상기 피드백 캐패시터와 병렬로 결합되며, 상기 메모리 셀의 상기 라이트 모드에서 인에이블되는 제3 스위치;상기 오피 앰프의 상기 출력단에 결합되며, 상기 오피 앰프의 상기 출력단의 아날로그 신호를 디지털 신호로 변환하여 출력하는 아날로그-디지털 컨버터; 및상기 오피 앰프의 상기 비반전 입력단에 결합되며, 상기 메모리 셀에 저장하고자 하는 디지털 신호를 아날로그 신호로 변환하여 상기 오피 앰프의 상기 비반전 입력단에 인가하는 디지털-아날로그 컨버터;를 포함하는 메모리 디바이스
|
| 7 |
7
제6항에 있어서,프리차지 전압에 의해 프리차지된 상기 비트라인을 통해 상기 메모리 셀에 디지털 데이터를 저장하기 위한 상기 메모리 셀의 상기 라이트 모드에서,라이트 모드 클럭 주기의 제1 클럭 신호에 연동하여, 상기 제1 스위치가 인에이블되며, 상기 제2 스위치가 디스에이블되고, 상기 제3 스위치가 인에이블되며, 상기 디지털 데이터가 입력되는 상기 디지털-아날로그 컨버터가 인에이블되고, 상기 워드라인 신호에 의해 상기 메모리 셀이 인에이블되며,상기 라이트 모드 클럭 주기의 제2 클럭 신호에 연동하여, 상기 제1 스위치가 디스에이블되며, 상기 제2 스위치가 인에이블되고, 상기 제3 스위치가 디스에이블되며, 상기 디지털-아날로그 컨버터가 디스에이블되고, 상기 워드라인 신호에 의해 상기 메모리 셀이 디스에이블되는 메모리 디바이스
|
| 8 |
8
제6항에 있어서,프리차지 전압에 의해 프리차지된 상기 비트라인을 통해 상기 메모리 셀에 저장된 디지털 데이터를 읽기 위한 상기 메모리 셀의 상기 리드 모드에서,리드 모드 제1 클럭 주기의 제1 클럭 신호에 연동하여, 상기 워드라인 신호에 의해 상기 메모리 셀이 인에이블되고, 상기 제1 스위치가 인에이블되며,리드 모드 제2 클럭 주기의 제1 클럭 신호에 연동하여, 상기 워드라인 신호에 의해 상기 메모리 셀이 디스에이블되고, 상기 제1 스위치가 디스에이블되며, 상기 아날로그-디지털 컨버터가 인에이블되며,상기 리드 모드 제2 클럭 주기의 제2 클럭 신호에 연동하여, 상기 아날로그-디지털 컨버터가 디스에이블되는 메모리 디바이스
|
| 9 |
9
제6항에 있어서,상기 비트라인을 프리차지하기 위한 상기 메모리 셀의 프리차지 모드에서,프리차지 모드 클럭 주기의 제1 클럭 신호에 연동하여, 상기 제1 스위치가 인에이블되고, 상기 제3 스위치가 인에이블되며,상기 프리차지 모드 클럭 주기의 제2 클럭 신호에 연동하여, 상기 제1 스위치가 디스에이블되고, 상기 제3 스위치가 디스에이블되는 메모리 디바이스
|
| 10 |
10
제6항에 있어서,상기 메모리 셀의 리프레시 모드에서,리프레시 모드 클럭 주기의 제1 클럭 신호에 연동하여, 상기 제1 스위치가 인에이블되며, 상기 제2 스위치가 디스에이블되고, 상기 제3 스위치가 인에이블되며, 상기 아날로그-디지털 컨버터의 출력이 입력되는 상기 디지털-아날로그 컨버터가 인에이블되고, 상기 워드라인 신호에 의해 상기 메모리 셀이 인에이블되며,상기 리프레시 모드 클럭 주기의 제2 클럭 신호에 연동하여, 상기 제1 스위치가 디스에이블되며, 상기 제2 스위치가 인에이블되고, 상기 제3 스위치가 디스에이블되며, 상기 디지털-아날로그 컨버터가 디스에이블되고, 상기 워드라인 신호에 의해 상기 메모리 셀이 디스에이블되는 메모리 디바이스
|
