| 1 |
1
전기적으로 고립되고 함몰된 반도체 바디와;상기 반도체 바디의 함몰된 부분에 형성된 게이트 절연막과;상기 게이트 절연막 상에 분리 절연막을 사이에 두고 상기 반도체 바디의 함몰된 부분에 채워진 제 1 및 제 2 게이트를 포함하여 구성된 것을 특징으로 하는 함몰된 바디에 두개의 게이트를 갖는 1T 디램 소자
|
| 2 |
2
제 1 항에 있어서,상기 제 1 및 제 2 게이트는 상기 반도체 바디의 함몰된 부분에 수직하게 적층되며 밑으로부터 제 2 게이트-003e#제 1 게이트 순으로 채워지고,상기 제 1 게이트 양측의 상기 반도체 바디 상에 상기 제 1 게이트의 상부 일측과 일부 겹치며 소스 및 드레인이 형성된 것을 특징으로 하는 함몰된 바디에 두개의 게이트를 갖는 1T 디램 소자
|
| 3 |
3
제 1 항 또는 제 2 항에 있어서,상기 반도체 바디는 하측으로 매몰산화막, 측면으로 격리절연막 또는 보이드(void)로 이웃 소자와 전기적으로 고립된 것을 특징으로 하는 함몰된 바디에 두개의 게이트를 갖는 1T 디램 소자
|
| 4 |
4
제 3 항에 있어서, 상기 반도체 바디의 함몰된 부분은 상기 매몰산화막 상에 반도체 바디가 존재하도록 트렌치 형태로 형성된 것을 특징으로 하는 함몰된 바디에 두개의 게이트를 갖는 1T 디램 소자
|
| 5 |
5
제 2 항에 따른 1T 디램 소자를 동작하는 방법에 있어서,상기 제 1 게이트 및 상기 제 2 게이트는 각각 음의 전압을 인가하고,상기 소스는 접지, 상기 드레인은 양의 전압을 인가하여 쓰기 동작을 하는 것을 특징으로 하는 함몰된 바디에 두개의 게이트를 갖는 1T 디램 소자의 동작방법
|
| 6 |
6
제 5 항에 있어서,상기 제 1 게이트에 인가된 음의 전압이 상기 제 2 게이트에 인가된 음의 전압보다 절대값이 더 큰 것을 특징으로 하는 함몰된 바디에 두개의 게이트를 갖는 1T 디램 소자의 동작방법
|
| 7 |
7
제 5 항 또는 제 6 항에 있어서,상기 제 1 게이트는 접지시키고,상기 제 2 게이트는 음의 전압을 인가하여 홀드(hold) 동작을 하는 것을 특징으로 하는 함몰된 바디에 두개의 게이트를 갖는 1T 디램 소자의 동작방법
|
| 8 |
8
제 4 항에 따른 1T 디램 소자를 제조하는 방법에 있어서,SOI 기판에 액티브 영역을 정의하고, 상기 액티브 영역 상에 식각 마스크를 형성하는 제 1 단계와;상기 식각 마스크로 상기 SOI 기판의 실리콘을 식각하여 트렌치를 형성하되, 상기 트렌치 바닥에 상기 실리콘이 남아 있도록 하는 제 2 단계와;상기 트렌치 상에 게이트 절연막을 형성하는 제 3 단계와;상기 게이트 절연막 상에 제 2 게이트-003e#분리 절연막-003e#제 1 게이트 순으로 적층 형성하며 상기 트렌치를 채우는 제 4 단계를 포함하여 구성된 것을 특징으로 하는 함몰된 바디에 두개의 게이트를 갖는 1T 디램 소자의 제조방법
|
| 9 |
9
제 8 항에 있어서,상기 제 4 단계 이후에 상기 식각 마스크를 제거하고 이온주입 공정으로 소스 및 드레인을 형성하는 제 5 단계를 더 포함하는 것을 특징으로 하는 함몰된 바디에 두개의 게이트를 갖는 1T 디램 소자의 제조방법
|
| 10 |
10
제 8 항에 있어서,상기 제 1 게이트 및 상기 제 2 게이트는 불순물이 도핑된 실리콘계 물질로 형성되고,상기 게이트 절연막 및 상기 분리 절연막 형성은 열 산화공정에 의하고,상기 분리 절연막을 형성할 때 상기 제 2 게이트 형성시 일부 식각된 상기 게이트 절연막도 다시 형성되는 것을 특징으로 하는 함몰된 바디에 두개의 게이트를 갖는 1T 디램 소자의 제조방법
|
