1 |
1
하나의 입력단자를 통해 클럭을 입력받는 제 1 낸드 게이트, 하나의 입력단자를 통해 반전된 상기 클럭을 입력받는 제 2 낸드 게이트, 상기 제 1 낸드 게이트의 출력을 반전시키는 제 1 인버터, 상기 제 2 낸드 게이트의 출력을 반전시키는 제 2 인버터, 상기 제 1 인버터의 출력을 지연시키는 제 1 지연수단, 상기 제 2 인버터의 출력을 지연시키는 제 2 지연수단, 외부로부터 제공되는 다수의 선택신호를 조합하여 상기 제 1 지연수단의 지연시간을 결정하고, 상기 제 1 지연수단으로부터 출력되는 신호를 제 1 출력단자로 제공하는 제 1 지연시간 조절수단, 상기 다수의 선택신호를 조합하여 상기 제 2 지연수단의 지연시간을 결정하고, 상기 제 2 지연수단으로부터 출력되는 신호를 제 2 출력단자로 제공하는 제 2 지연시간 조절수단, 상기 제 1 출력단자의 신호를 반전시켜 상기 제 2 낸드 게이트의 다른 입력단자로 제공하는 제 3 인버터, 상기 제 2 출력단자의 신호를 반전시켜 상기 제 1 낸드 게이트의 다른 입력단자로 제공하는 제 4 인버터를 포함하는 것을 특징으로 하는 프로그래머블 클럭 제너레이터
|
2 |
2
제 1 항에 있어서, 상기 제 1 및 제 2 지연수단은 직렬로 연결된 다수의 인버터들로 구성되며, 상기 인버터들 사이에 출력탭이 각각 형성된 것을 특징으로 하는 프로그래머블 클럭 제너레이터
|
3 |
3
제 2 항에 있어서, 상기 다수의 인버터들은 짝수개이며, 상기 출력탭은 짝수개의 인버터 마다 형성된 것을 특징으로 하는 프로그래머블 클럭 제너레이터
|
4 |
4
제 1 항에 있어서, 상기 제 1 지연시간 조절수단은 상기 다수의 선택신호, 반전된 상기 다수의 선택신호 및 상기 제 1 지연수단의 출력들을 서로 다르게 조합하는 다수의 제 1 논리 게이트와, 상기 다수의 제 1 논리 게이트들의 출력을 조합하여 상기 제 1 출력단자로 제공하는 제 2 논리 게이트로 구성된 것을 특징으로 하는 프로그래머블 클럭 제너레이터
|
5 |
5
제 1 항에 있어서, 상기 제 2 지연시간 조절수단은 상기 다수의 선택신호, 반전된 상기 다수의 선택신호 및 상기 제 2 지연수단의 출력들을 서로 다르게 조합하는 다수의 제 1 논리 게이트와, 상기 다수의 제 1 논리 게이트들의 출력을 조합하여 상기 제 2 출력단자로 제공하는 제 2 논리 게이트로 구성된 것을 특징으로 하는 프로그래머블 클럭 제너레이터
|
6 |
6
제 4 항 또는 제 5 항에 있어서, 상기 제 1 논리 게이트는 앤드 게이트이고, 상기 제 2 논리 게이트는 오아 게이트인 것을 특징으로 하는 프로그래머블 클럭 제너레이터
|
7 |
6
제 4 항 또는 제 5 항에 있어서, 상기 제 1 논리 게이트는 앤드 게이트이고, 상기 제 2 논리 게이트는 오아 게이트인 것을 특징으로 하는 프로그래머블 클럭 제너레이터
|