| 1 |
1
상부에, 스트레인드 실리콘 채널층과 도핑된 SiGe층이 형성된 SOI기판이 제공되는 단계; 상기 도핑된 SiGe층 상부에 제1 산화막과 실리콘 질화막을 형성하는 단계; 상기 실리콘 질화막 상부에 감광막을 도포하고 소자 분리 영역을 정의하기 위해 상기 실리콘 질화막, 상기 제1 산화막, 상기 도핑된 SiGe층 및 상기 스트레인드 실리콘 채널층을 식각하고, 소자 분리막을 형성하는 단계; 상기 전체 구조 상에 감광막을 도포하고 패터닝하여 게이트 형성 영역을 정의하는 단계; 상기 감광막을 마스크로 하여 상기 실리콘 질화막과 제1 산화막을 식각한 다음, 상기 도핑된 SiGe층을 선택 식각하는 단계; 및 상기 전체 구조 상에 패드 산화막을 형성하고, 열처리를 실시하여 소스/드레인 영역에 불순물이 주입되도록 하는 단계; 채널 영역에 형성된 패드 산화막을 제거한 다음, 게이트 절연막을 형성하고, 게이트 전극용 재료를 증착 및 패터닝하여 게이트 전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법
|
| 2 |
2
제1 항에 있어서, 상기 게이트 전극이 형성된 구조상에 ILD층을 형성한 다음 포토 리소그라피 기술을 이용하여 컨택홀을 형성하고 소스/드레인 전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법
|
| 3 |
3
제1 항에 있어서, 상기 소스/드레인 영역은 접촉 저항을 줄이기 위해서 샐리사이드 공정 단계를 더 포함하는 반도체 소자의 제조방법
|
| 4 |
4
제3 항에 있어서, 상시 샐리사이드 형성을 위한 접촉창 형성 단계에서, 상기 소오스/드레인 영역의 수평면과 수직면을 모두 노출하는 반도체 소자의 제조방법
|
| 5 |
5
제1 항에 있어서, 상기 스트레인드 실리콘 채널층은 5 내지 50nm두께를 가지고, 상기 도핑된 SiGe층은 10 내지 1000nm 두께를 갖는 반도체 소자의 제조방법
|
| 6 |
6
제1 항에 있어서, 상기 게이트 영역을 정의하는 상기 감광막을 이용하여 LDD 영역을 함께 정의하는 반도체 소자의 제조방법
|
| 7 |
7
제1 항에 있어서, 상기 소오스/드레인 영역에 불순물을 주입할 때, 상기 LDD 영역에도 불순물이 주입하는 반도체 소자의 제조방법
|
| 8 |
8
제1 항에 있어서, 상기 패드 산화막을 제거한 후, 상기 스트레인드 실리콘 채널층의 표면을 수소 열처리 또는 수소 플라즈마 처리를 실시하는 반도체 소자의 제조방법
|
| 9 |
9
제1 항에 있어서, 상기 게이트 절연막은 실리콘-산화막-질화막, 산화/질화 적층막, 산화막/질화막/high-k 절연막의 적층막 또는 high-k 절연막인 반도체 소자의 제조방법
|
| 10 |
9
제1 항에 있어서, 상기 게이트 절연막은 실리콘-산화막-질화막, 산화/질화 적층막, 산화막/질화막/high-k 절연막의 적층막 또는 high-k 절연막인 반도체 소자의 제조방법
|
