| 1 |
1
입출력 깊이를 근거로 조합 회로를 다수의 부분 회로들로 분할하는 조합 회로부; 및시간적 선후관계에 따라 상기 부분 회로들의 스위치 활동을 비동기식으로 설정하여, 하나의 부분 회로에서 스위칭 활동이 발생한 경우 다른 부분 회로에서는 스위칭 활동이 발생하지 않도록 상기 조합 회로를 제어하는 비동기식 제어 회로부;를 포함하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 장치
|
| 2 |
2
제 1항에 있어서,상기 조합 회로부는, 게이트 수준(Gate Level) 또는 레지스터 전송 수준(Register-Transfer Level)의 네트리스트를 기준으로 하는 상기 입출력 깊이를 근거로 상기 조합 회로를 다수의 부분 회로들로 분할하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 장치
|
| 3 |
3
제 1항에 있어서,상기 조합 회로 부는,디지털 회로에서 발생할 수 있는 첨두 전력 및 전력 소모와 오버헤드를 근거로 상기 조합 회로의 분할 여부를 판단하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 장치
|
| 4 |
4
제 3항에 있어서,상기 조합 회로 부는, 상기 첨두 전력 및 전력 소모가 오버헤드를 초과하면 상기 조합 회로의 분할로 판단하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 장치
|
| 5 |
5
제 1항에 있어서,상기 비동기식 제어 회로부는,상기 시간적 선후관계에 따라 우선순위를 설정하고, 설정된 우선순위에 따라 상기 다수의 부분 회로들의 스위칭 활동을 제어하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 장치
|
| 6 |
6
제 1항에 있어서,상기 비동기식 제어 회로부는,서브 사이클을 생성한 보조 클럭을 사용하는 비동기 회로로 구성되는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 장치
|
| 7 |
7
제 1항에 있어서,상기 비동기식 제어 회로부는,클럭을 사용하지 않는 비동기 회로로 구성되는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 장치
|
| 8 |
8
제 1항에 있어서,상기 부분 회로와 부분 회로 사이에는 배리어 게이트 회로부 및 지연 소자부가 구비되는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 장치
|
| 9 |
9
제 8항에 있어서,상기 비동기식 제어 회로부는,상기 배리어 게이트 회로부 및 지연 소자부와 연동되어 상기 부분 회로들의 스위칭 활동을 제어하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 장치
|
| 10 |
10
제 8항에 있어서,상기 지연 소자부는, 정적 타이밍 분석을 통해 분석된 상기 부분 회로들의 각각의 지연 시간에 따라 상기 배리어 게이트 회로부의 활성화 시점을 조절하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 장치
|
| 11 |
11
디지털 회로를 비동기 회로 설계 기술을 이용하여 첨두 전력을 저감하는 방법에 있어서,조합 회로부에 의해, 입출력 깊이를 근거로 조합 회로를 다수의 부분 회로들로 분할하는 단계;비동기식 제어 회로부에 의해, 시간적 선후관계에 따라 상기 다수의 부분 회로들의 스위칭 활동을 비동기식으로 설정하는 단계; 및상기 비동기식 제어 회로부에 의해, 하나의 부분 회로에서 스위칭 활동이 발생한 경우 다른 부분 회로들에서는 스위칭 활동이 발생하지 않도록 상기 부분 회로들을 제어하는 단계;를 포함하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 방법
|
| 12 |
12
제 11항에 있어서,상기 다수의 부분 회로들로 분할하는 단계는, 상기 디지털 회로에서 발생할 수 있는 첨두 전력 및 전력 소모와 오버헤드를 근거로 상기 조합 회로의 분할 여부를 판단하는 단계를 포함하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 방법
|
| 13 |
13
제 12항에 있어서,상기 조합 회로의 분할 여부를 판단하는 단계에서는,상기 첨두 전력 및 전력 소모가 오버헤드를 초과하면, 상기 조합 회로의 분할로 판단하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 방법
|
| 14 |
14
제 11항에 있어서,상기 다수의 부분 회로들로 분할하는 단계에서는,상기 조합 회로부에 의해, 게이트 수준(Gate Level) 또는 레지스터 전송 수준(Register-Transfer Level)의 네트리스트를 기준으로 하는 상기 입출력 깊이를 근거로 상기 조합 회로를 다수의 부분 회로들로 분할하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 방법
|
| 15 |
15
제 11항에 있어서,상기 스위치 활동을 비동기식으로 설정하는 단계에서는,상기 비동기식 제어 회로부는 서브 사이클을 생성한 보조 클럭을 사용하는 비동기 회로 하나로 구성되는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 방법
|
| 16 |
16
제 11항에 있어서,상기 스위치 활동을 비동기식으로 설정하는 단계에서는, 상기 비동기식 제어 회로부는 클럭을 사용하지 않는 비동기 회로 중 어느 하나로 구성되는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 방법
|
| 17 |
17
제 11항에 있어서,상기 부분 회로들을 제어하는 단계에서는,상기 부분 회로와 부분 회로 사이에는 배리어 게이트 회로부 및 지연 소자부가 구비되는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 방법
|
| 18 |
18
제 17항에 있어서,상기 부분 회로들을 제어하는 단계에서는,상기 비동기식 제어 회로 부는 상기 배리어 데이트 회로부 및 지연 소자부와 연동되어 상기 부분 회로들의 스위칭 활동을 제어하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 방법
|
| 19 |
19
제 18항에 있어서,상기 부분 회로들을 제어하는 단계에서는,상기 지연 소자부에 의해, 상기 부분 회로들의 각각의 지연 시간에 따라 상기 배리어 게이트 회로부의 활성화 시점을 조절하는 단계; 및상기 배리어 데이트 회로부에 의해, 상기 활성화 시점에 따라 활성화되어, 상기 하나의 부분 회로의 스위치 활동이 다른 부분 회로들로 전파되는 것을 차단하는 단계;를 포함하는 것을 특징으로 하는 비동기 회로 설계 기술을 이용한 첨두 전력 저감 방법
|
