맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

균일한 소자 특성을 갖는 ＩｎＰ 기반 ＭＯＳＦＥＴ용에피 구조물 및 이를 이용한 ＭＯＳＦＥＴ의 제조방법

  • 기술번호 : KST2015174682
  • 담당센터 : 광주기술혁신센터
  • 전화번호 : 062-360-4654
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 MOSFET용 에피구조물 및 이를 이용한 소자의 제조방법에 관한 것으로, 본 발명의 제 1측면에 의한 본 발명의 에피구조물은 반절연 InP 기판(10)과, 상기 기판상에 성장시킨 불순물이 도핑되지 않은 InAlAs 또는 InP 버퍼층(11)과, 상기 버퍼층상에 성장시킨 InGaAs 채널층(12)과, 상기 InGaAs 채널층상에 성장시킨 InP 산화방지층(13) 및 상기 InP 산화방지층상에 성장시킨 고농도 N형 불순물로 도핑된 InGaAs 오믹/산화층(14)을 포함함을 특징으로 하는 MOSFET용 에피구조체를 포함한다.또한 본 발명은 상기 구조의 에피 구조물을 이용한 소자 제작시 산화막의 형성단계에서 액상산화공정 및 산소플라즈마 처리공정의 2단계 산화공정을 수행하여 안정적이고 균일한 소자특성을 가지는 소자를 구현할 수 있다.
Int. CL H01L 29/78 (2006.01)
CPC H01L 29/452(2013.01) H01L 29/452(2013.01) H01L 29/452(2013.01) H01L 29/452(2013.01)
출원번호/일자 1020010084249 (2001.12.24)
출원인 광주과학기술원
등록번호/일자 10-0462395-0000 (2004.12.08)
공개번호/일자 10-2003-0054133 (2003.07.02) 문서열기
공고번호/일자 (20041217) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2001.12.24)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 광주과학기술원 대한민국 광주광역시 북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 송종인 대한민국 광주광역시북구
2 강신재 대한민국 광주광역시북구
3 조성준 대한민국 광주광역시북구
4 한재천 대한민국 광주광역시북구
5 박성웅 대한민국 광주광역시북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 황이남 대한민국 서울시 송파구 법원로 ***, ****호 (문정동, 대명벨리온지식산업센터)(아시아나국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 광주과학기술원 대한민국 광주광역시 북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2001.12.24 수리 (Accepted) 1-1-2001-0344035-93
2 공지예외적용주장대상(신규성,출원시의특례)증명서류제출서
Submission of Document Verifying Exclusion from Being Publically Known (Novelty, Special Provisions for Application)		 2001.12.27 수리 (Accepted) 1-1-2001-5353207-99
3 선행기술조사의뢰서
Request for Prior Art Search		 2003.10.24 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2003.11.14 수리 (Accepted) 9-1-2003-0052472-38
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2003.11.19 수리 (Accepted) 4-1-2003-5076055-97
6 의견제출통지서
Notification of reason for refusal		 2003.12.10 발송처리완료 (Completion of Transmission) 9-5-2003-0493299-05
7 지정기간연장신청서
Request for Extension of Designated Period		 2004.02.09 수리 (Accepted) 1-1-2004-0053453-20
8 지정기간연장신청서
Request for Extension of Designated Period		 2004.03.10 수리 (Accepted) 1-1-2004-0100103-58
9 의견서
Written Opinion		 2004.04.08 수리 (Accepted) 1-1-2004-0145161-84
10 명세서 등 보정서
Amendment to Description, etc.		 2004.04.08 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2004-0145160-38
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2004.07.27 수리 (Accepted) 4-1-2004-0031183-30
12 등록결정서
Decision to grant		 2004.09.30 발송처리완료 (Completion of Transmission) 9-5-2004-0411593-58
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.09.15 수리 (Accepted) 4-1-2011-5187089-85
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

MOSFET용 에피구조물에 있어서,

반절연 InP 기판과, 상기 기판상에 성장시킨 불순물이 도핑되지 않은 InAlAs 또는 InP 버퍼층과, 상기 버퍼층상에 성장시킨 InGaAs 채널층과, 상기 InGaAs 채널층상에 성장시킨 InP 산화방지층 및 상기 InP 산화방지층상에 성장시킨 고농도 N형 불순물로 도핑된 InGaAs 오믹/산화층을 포함하고, 상기 채널층은 디플리션 모드일 경우 n형 불순물로 도핑되며, 인핸스먼트 모드일 경우 불순물이 되핑되지 않거나 낮은 p형 불순물로 도핑됨을 특징으로 하는 MOSFET용 에피구조체

2 2

MOSFET용 에피구조물에 있어서,

반절연 InP 기판과, 상기 기판상에 성장시킨 불순물이 도핑되지 않은 InAlAs 또는 InP 버퍼층과, 상기 버퍼층상에 성장시킨 InP 채널층과, 상기 InP 채널층상에 성장되며 불순물이 도핑되지 않은 InGaAs 스페이서층 및 상기 InGaAs 스페이서층상에 성장시킨 고농도 N형 불순물로 도핑된 InGaAs 오믹/산화층을 포함하고, 상기 채널층은 디플리션 모드일 경우 n형 불순물로 도핑되며, 인핸스먼트 모드일 경우 불순물이 되핑되지 않거나 낮은 p형 불순물로 도핑됨을 특징으로 하는 MOSFET용 에피구조체

3 3

삭제
4 4

제 1항 또는 제 2항의 MOSFET용 에피구조체 상부에 소스와 드레인 오믹전극을 각각 형성하는 단계와,

상기 에피구조체 및 오믹전극 상부에 산화방지막을 형성하는 단계와,

게이트를 형성할 영역에 게이트 영역의 산화를 위한 산화창문을 형성하는 단계와,

상기 산화창문 하부에 InGaAs 산화막을 형성하는 단계와,

오믹금속상에 소스/드레인 금속전극을 증착하기 위한 창문을 형성하는 단계 및,

상기 형성된 각 창문에 자기정렬된 금속전극을 증착하는 단계를 포함함을 특징으로 하는 MOSFET의 제조방법

5 5

제 4항에 있어서, InGaAs 산화막의 형성단계는,

(a) 산성도가 조절된 소정의 액상산화용액에 의해 InGaAs 내의 Ga 및 As를 산화하는 단계와,

(b) 전기 (a)단계에서 산화된 InGaAs 산화막내의 금속 In을 산소 플라즈마 처리하여 산화하는 단계를 포함함을 특징으로 하는 MOSFET의 제조방법

6 6

제 5항에 있어서,

액상산성용액은 Ga 또는 In을 질산에 용해하여 제조됨을 특징으로 하는 MOSFET의 제조방법

7 7

제 5항에 있어서,

액상산성용액의 산성도는 pH 약 4∼5 정도임을 특징으로 하는 MOSFET의 제조방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.