| 1 |
1
미리 설정된 기준보다 낮은 제1 차수를 갖는 제1 행렬 및 싱글 대각행렬의 제2 행렬을 이용하여 전송 데이터를 LDPC(Low Density Parity Check) 부호화하는 LDPC 부호화부;상기 전송 데이터의 정보 비트 및 패리티 비트에 대하여 서로 다른 인터리버를 이용하여 각각 인터리빙 과정을 수행하고, 상기 패리티 비트 중 코드워드에 대하여 차동 인코딩(differential encoding)을 적용한 후, 상기 정보 비트와 상기 패리티 비트에 대하여 각각 심볼 매핑을 독립적으로 수행하는 심볼 매핑부;FTN (Faster Than Nyquist) 방식에 따른 전송 속도에 의하여 출력 신호를 가속하는 가속부를 포함하는 데이터 송신 장치
|
| 2 |
2
제1항에 있어서,상기 제1 차수는 1, 2 또는 3 중 어느 하나이고, 상기 제2 행렬의 차수는 1인 데이터 송신 장치
|
| 3 |
3
제1항에 있어서,상기 심볼 매핑부는,제1 인터리버를 통해 상기 정보 비트의 인터리빙 과정을 수행하고, 상기 제1 인터리버와 차수가 상이한 제2 인터리버를 통해 상기 패리티 비트의 인터리빙 과정을 수행하되,상기 제1 인터리버는 상기 전송 데이터의 길이보다 작거나 같은 값으로 설정하고, 상기 제2 인터리버는 상기 전송 데이터의 길이와 상기 LDPC 부호화된 전송 데이터의 길이의 차이보다 크거나 같은 값으로 설정하는 데이터 송신 장치
|
| 4 |
4
제3항에 있어서,상기 제2 인터리버를 이용하여 상기 코드워드에 차등 인코딩(differential encoding)을 적용하는 데이터 송신 장치
|
| 5 |
5
제3항에 있어서,상기 제1 인터리버 및 상기 제2 인터리버는 각각 임의의 소수(prime number) 값으로 정의되는 데이터 송신 장치
|
| 6 |
6
제1항에 있어서,상기 심볼 매핑부는,상기 정보 비트에 대하여 제1 심볼 매핑 과정을 수행하고, 상기 제1 심볼 매핑 과정과 독립적으로 상기 패리티 비트에 대하여 실제(real) 축과 가상(imaginary) 축 데이터를 각각 반복하여 심볼 매핑을 수행하는 제2 심볼 매핑 과정을 수행하는 데이터 송신 장치
|
| 7 |
7
제1항에 있어서,상기 출력 신호는 상기 전송 속도에 상응하는 간섭을 포함하는 데이터 송신 장치
|
| 8 |
8
미리 설정된 기준보다 낮은 제1 차수를 갖는 제1 행렬 및 싱글 대각행렬의 제2 행렬을 이용하여 LDPC 부호화된 신호를 수신하여 반송파 동기화를 수행하는 동기화부; - 상기 신호는 서로 다른 두 개의 인터리버를 통해 정보 비트 및 패리티 비트가 인터리빙되고, 상기 패리티 비트의 코드워드에 대하여 차등 인코딩을 적용하여 생성됨 -상기 정보 비트에 제1 BCJR 알고리즘을 적용하고, 상기 패리티 비트에 차등 디코딩(differential decoding) 과정이 포함된 제2 BCJR 알고리즘을 적용하여 원 신호를 검출하며, 상기 제1 및 제2 BCJR 알고리즘에 포함된 전방 순환기로부터 신호를 역추적하여 상기 원 신호의 위상오차를 보상하고, 상기 수신 신호에 적용된 FTN 방식에 상응하여 인접신호간섭(ISI)을 제거하는 검출부; 및차수가 서로 다른 두 개의 디인터리버를 이용하여 상기 수신 신호에 적용된 LDPC 부호화에 상응하는 LDPC 복호화 과정을 수행하는 LDPC 복호화부를 포함하는 데이터 수신 장치
|
| 9 |
9
제8항에 있어서,상기 동기화부는,시간 영역으로부터 상관 최대(correlation peak) 지점을 찾고 주파수 영역으로부터 상기 상관 최대 지점을 기반으로 고속 푸리에 변환 (Faster Fourier Transform; FFT) 연산을 적용하여 주파수 오차를 추정하고, 최대 우도 추정(approximated Maximum Likelihood) 기법에 따라 타이밍 에러를 검출하여 미세 타이밍 동기화 (Fine Timing Synchronization)를 수행하는 프레임 동기화부; 및로버스트(robust) SNR 추정기를 이용하여 신호레벨을 제어하는 신호레벨 제어부를 포함하는 데이터 수신 장치
|
| 10 |
10
제9항에 있어서,상기 신호레벨 제어부는,파일럿 심볼을 기반으로 타이밍 에러 검출(TED) 및 타이밍 에러 제어(TEC)가 정상 상태(steady state) 일 경우, 상기 신호레벨을 제어하는 데이터 수신 장치
|
| 11 |
11
제8항에 있어서,상기 검출부에서 상기 전방 순환기는,수신신호와 송신신호가 확률적으로 유사한 경로를 임시 선택하여, 상기 선택된 경로를 기초로 브랜치 메트릭(branch metric) 연산을 통해 위상잡음을 보정하여 동기 검출을 수행하는 데이터 수신 장치
|
| 12 |
12
제8항에 있어서,상기 수신 신호에 적용된 서로 다른 두 개의 인터리버에 상응하여 상기 두 개의 디인터리버가 각각 결정되는 데이터 수신 장치
|
