| 1 |
1
기판; 불순물이 도핑된 반도체 물질로 이루어지며, 상기 기판 상에 일정 거리 이격되어 형성되되 서로 전기적으로 격리되어 형성된 제1, 제2, 제3, 제4 및 제5 하부 전극;상기 제1 내지 제5 하부 전극들의 측면에 형성된 전극간 절연막;상기 제1 내지 제5 하부 전극들의 표면에 위치한 하부 절연막 스택;상기 하부 절연막 스택의 상부 표면에 형성되되, 상기 제1 내지 제5 하부 전극들과 각각 대응되도록 형성된 제1, 제2, 제3, 제4 및 제5 반도체 영역;상기 제1 내지 제5 반도체 영역의 상부 표면에 형성된 상부 절연막 스택;상기 상부 절연막 스택 위에 위치하는 상부 전극;을 구비하는 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 2 |
2
제1항에 있어서, 상기 하부 절연막 스택은 적어도 전하저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성된 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 3 |
3
제1항에 있어서, 상기 상부 절연막 스택은 단일 절연물질로 구성되거나 적어도 전하 저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성된 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 4 |
4
제1항에 있어서, 상기 하부 절연막 스택은 상기 제1, 제2, 제3, 제4 및 제5 하부 전극의 상부 표면에만 전하 저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성되고 나머지 영역은 단일 절연막으로 구성된 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 5 |
5
제1항에 있어서, 상기 하부 절연막 스택, 및 상부 절연막 스택은 적어도 전하 저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성되고, 상기 하부 절연막 스택의 전하 저장층과 상부 절연막 스택의 전하 저장층은 전하 저장 기간이 서로 상이하도록 구성된 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 6 |
6
제5항에 있어서, 상기 상부 절연막 스택이 전하 저장층과 절연막을 포함하는 경우, 프로그램이나 이레이져 동작을 수행함에 있어 상부 전극이나 상기 반도체 영역으로부터 캐리어(전자 또는 정공)를 주입하여 수행하는 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 7 |
7
제6항에 있어서, 상기 하부 절연막 스택, 및 상부 절연막 스택이 적어도 전하 저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성되는 경우, 상기 전하 저장층은 트랩을 포함하는 절연막, 나노 입자를 포함하는 절연막, 또는 전극으로 구성된 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 8 |
8
제1항에 있어서, 제1 내지 제5 하부 전극들에 전압을 인가하여 하부 절연막 스택이 프로그램 또는 이레이져 되도록 하는 것을 특징으로 하며, 상기 프로그램 또는 이레이져의 정도는 상기 제1 내지 제5 하부 전극들에 인가된 전압의 크기 또는 시간에 의해 결정되도록 하는 것을 특징으로 하고 제 1 및 제 5 반도체 영역이 각각 드레인 전극과 연결되어 있고 제 3 반도체 영역이 소스 전극과 연결된 것을 특징으로 하는 재구성 가능한 시냅스 모방소자
|
| 9 |
9
제8항에 있어서, 상기 소스 및 드레인 전극 등에 각각 연결된 제 3 반도체 영역 및 제 1 및 제 5 반도체 영역의 하부에 각각 위치한 제1, 제3 및 제5 하부 전극에 같은 전압을 인가하여 프로그램 또는 이레이져를 수행하는 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 10 |
10
제8항에 있어서, 상기 하부 절연막 스택은 전하 저장층을 포함하고, 상기 하부 절연막 스택의 전하 저장층에 양 또는 음 전하를 저장하여, 하부 절연막 스택위의 제 2 및 제4 반도체 영역을 채널로 가지는 각각의 FET의 문턱전압을 조절하는 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 11 |
11
제8항에 있어서, 상기 소스 및 드레인 전극들에 각각 연결된 제3 반도체 영역 및 제1 및 제5 반도체 영역의 하부에 위치한 제1, 제3 및 제5 하부 전극들에 인가되는 전압을 조절하여 제1, 제3 및 제5 반도체 영역에 전자층을 유기하여 n형 MOSFET으로 동작시키는 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 12 |
12
제8항에 있어서, 상기 소스 및 드레인 전극들에 각각 연결된 제3 반도체 영역 및 제1 및 제5 반도체 영역의 하부에 위치한 제1, 제3 및 제5 하부 전극들에 인가되는 전압을 조절하여 제1, 제3 및 제5 반도체 영역에 정공층을 유기하여 p형 MOSFET으로 동작시키는 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자
|
| 13 |
13
제1항에 따른 재구성 가능한 시냅스 모방 소자가 다수개로 배치되고,상기 다수 개로 배치된 재구성 가능한 시냅스 모방 소자들은 제1, 제2, 제3 제4 및 제5 하부 전극, 제1, 제2, 제3 제4 및 제5 반도체 영역을 서로 공유하되 서로 전기적으로 이격된 다수 개의 상부 전극들을 구비하여 연결된 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자 어레이
|
| 14 |
14
제13항에 있어서, 상기 다수의 재구성 가능한 시냅스 모방 소자로 구성된 어레이에서 인접한 재구성 가능한 시냅스 모방 소자 사이에서 반도체 영역의 측면이 드러나도록 하고, 인접한 재구성 가능한 시냅스 모방 소자 사이에서 드러난 상기 제2, 제3 및 제4 하부 전극 위 제2, 제3 및 제4 반도체 영역에 전기적으로 접촉하는 제1 전극을 구비하여, 상기 제2, 제3 및 제4 반도체 영역의 전압을 제어하는 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자 어레이
|
| 15 |
15
제13항에 있어서, 상기 다수의 재구성 가능한 시냅스 모방 소자로 구성된 어레이에서 인접한 재구성 가능한 시냅스 모방 소자 사이에서 반도체 영역이 공유되도록 구성되고, 인접한 재구성 가능한 시냅스 모방 소자 사이에서 드러난 상기 제2, 제3 및 제4 하부 전극 위 제2, 제3 및 제4 반도체 영역에 전기적으로 접촉하는 제1 전극을 구비하여, 상기 제2, 제3 및 제4 반도체 영역의 전압을 제어하게 하고, 상기 인접한 재구성 가능한 시냅스 모방 소자 사이에서 공유되는 제1 및 제5 하부 전극 위 제1 및 제5 반도체 영역에 각각 전기적으로 격리된 제2 전극 및 제3 전극을 구비하여 저항을 줄이는 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자 어레이
|
| 16 |
16
제15항에 있어서, 상기 제1 전극, 제2 전극 및 제3 전극은 동일하거나 다른 물질로 형성되는 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자 어레이
|
| 17 |
17
제13항에 있어서, 상기 재구성 가능한 시냅스 모방 소자 어레이의 시냅스 모방 소자의 하부 절연막 스택들은 전하 저장층을 구비하고,특정 재구성 가능한 시냅스 모방 소자의 하부 절연막 스택의 전하 저장층에 선택적으로 양 또는 음 전하를 저장하는데 있어, 다른 다수 재구성 가능한 시냅스 모방 소자의 상부 전극에 전압을 인가해 이들 소자는 상기 전하 저장이 무시할 정도가 되게 하는 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자 어레이
|
| 18 |
18
제13항에 있어서, 상기 재구성 가능한 시냅스 모방 소자 어레이의 공유된 제1 및 제5 하부 절연체 스택 위 제1 및 제5 반도체 영역을 전류 복사 회로의 독립된 두 경로에 각각 연결하여 형성된 것을 특징으로 하는 재구성 가능한 시냅스 모방 소자 어레이
|
