| 1 |
1
호스트 프로세서로부터 수신된 명령어에 따른 연산을 수행하는 복수의 프로세싱 엘리먼트들;상기 복수의 프로세싱 엘리먼트들 중 적어도 하나가 액세스 가능한 계층적 메모리들; 및상기 연산과 관련된 데이터를 대응하는 레벨의 메모리에 프리패치(prefetch)하는 보조 코어들을 포함하는가속기
|
| 2 |
2
제1항에 있어서,상기 보조 코어들은상기 명령어에서 상기 연산을 위한 데이터 액세스 부분에 기초하여 프리패치를 수행하는,가속기
|
| 3 |
3
제1항에 있어서,상기 보조 코어들은상기 복수의 프로세싱 엘리먼트들과 독립적으로 프리패치를 수행하는,가속기
|
| 4 |
4
제1항에 있어서,상기 복수의 프로세싱 엘리먼트들은상기 보조 코어들에 의해 상기 계층적 메모리들에 프리패치된 데이터를 이용하여 상기 명령어에 따른 연산을 수행하는,가속기
|
| 5 |
5
제1항에 있어서,상기 보조 코어들은상기 계층적 메모리들의 구조에 기반하여 상기 연산과 관련된 데이터를 서로 협력(coordinate)하여 프리패치하는,가속기
|
| 6 |
6
제1항에 있어서,상기 계층적 메모리들은상기 복수의 프로세싱 엘리먼트들 중 어느 하나의 프로세싱 엘리먼트가 액세스 가능한 레벨0 메모리;상기 복수의 프로세싱 엘리먼트들 중 일부가 액세스 가능한 레벨1 메모리; 및상기 복수의 프로세싱 엘리먼트들이 액세스 가능한 레벨2 메모리중 적어도 하나를 포함하는,가속기
|
| 7 |
7
제6항에 있어서,상기 보조 코어들은레벨에 따라 상이한 상기 계층적 메모리들의 액세스 비용에 기초하여 상기 연산과 관련된 데이터를 프리패치하는,가속기
|
| 8 |
8
제6항에 있어서,상기 계층적 메모리들의 액세스 비용은 상기 계층적 메모리들 중에서 공유하는 프로세싱 엘리먼트의 개수가 많은 메모리일수록 커지는,가속기
|
| 9 |
9
제1항에 있어서,상기 가속기는명령어에 대응하는 뉴럴 네트워크를 통해 인식하고자 하는 데이터가 입력된 사용자 단말 또는 상기 사용자 단말로부터 상기 인식하고자 하는 데이터를 수신하는 서버에 포함되는,가속기
|
| 10 |
10
제1항에 있어서,상기 보조 코어들에서 수행되는 프리패치는 상기 가속기의 하드웨어 리소스의 사용 정보에 기초하여 상기 보조 코어들의 협력으로 수행되는, 가속기
|
| 11 |
11
제10항에 있어서,상기 하드웨어 리소스의 사용 정보는 상기 복수의 프로세싱 엘리먼트들에 기반한 연산 리소스 및 상기 가속기 내 상기 계층적 메모리들 및/또는 상기 가속기의 오프-칩 메모리에 기반한 메모리 액세스 리소스에 대한 사용 정보를 포함하는,가속기
|
| 12 |
12
호스트 프로세서로부터 연산 수행을 위한 명령어를 수신하는 단계;상기 명령어에 따른 연산 대상이 되는 데이터를 계층적 메모리에서 읽는 단계; 및상기 명령어에 따른 연산을 상기 데이터에 기초하여 수행하는 단계를 포함하고, 상기 데이터는 상기 계층적 메모리들 각각에 대응하는 보조 코어들에 의해 상기 명령어에서 상기 연산을 위한 데이터 액세스 부분에 기초하여 프리패치되는,가속기의 동작 방법
|
| 13 |
13
제12항에 있어서,상기 보조 코어들은상기 가속기 내 복수의 프로세싱 엘리먼트들과 독립적으로 프리패치를 수행하는,가속기의 동작 방법
|
| 14 |
14
제12항에 있어서,상기 보조 코어들은상기 계층적 메모리들의 구조에 기반하여 상기 연산과 관련된 데이터를 서로 협력하여 프리패치하는가속기의 동작 방법
|
| 15 |
15
제12항에 있어서,상기 계층적 메모리들은상기 가속기 내 복수의 프로세싱 엘리먼트들 중 어느 하나의 프로세싱 엘리먼트가 액세스 가능한 레벨0 메모리;상기 복수의 프로세싱 엘리먼트들 중 일부가 액세스 가능한 레벨1 메모리; 및상기 복수의 프로세싱 엘리먼트들이 액세스 가능한 레벨2 메모리중 적어도 하나를 포함하는,가속기의 동작 방법
|
| 16 |
16
제15항에 있어서,상기 보조 코어들은레벨에 따라 상이한 상기 계층적 메모리들의 액세스 비용에 기초하여 상기 연산과 관련된 데이터를 프리패치하는,가속기의 동작 방법
|
| 17 |
17
제15항에 있어서,상기 계층적 메모리들의 액세스 비용은 상기 계층적 메모리들 중에서 공유하는 프로세싱 엘리먼트의 개수가 많은 메모리일수록 커지는,가속기의 동작 방법
|
| 18 |
18
제12항 내지 제17항 중에서 어느 하나의 항의 방법을 실행시키기 위한 프로그램이 기록된 컴퓨터 판독 가능한 저장 매체
|
| 19 |
19
가속기로 명령어를 전달하는 호스트 프로세서; 및상기 명령어에 따른 연산을 수행하는 복수의 프로세싱 엘리먼트들, 복수의 프로세싱 엘리먼트들 중 적어도 하나가 액세스 가능한 계층적 메모리들 및 상기 연산과 관련된 데이터를 대응하는 레벨의 메모리에 프리패치하는 보조 코어들을 포함하는 가속기를 포함하고,상기 보조 코어들은상기 명령어에서 상기 연산을 위한 데이터 액세스 부분에 기초하여 프리패치 동작을 제어하는,가속기 시스템
|
| 20 |
20
제19항에 있어서,상기 보조 코어들은상기 복수의 프로세싱 엘리먼트들과 독립적으로 프리패치를 수행하는,가속기 시스템
|
