| 1 |
1
직렬 연결된 PIN 다이오드 구조를 포함하는 메모리 소자로서,제1 기판;상기 제1 기판 상에 형성된 P형 영역, N형 영역 및 상기 P형 영역과 상기 N형 영역 사이에 위치한 비도핑 영역에 의하여 형성된 복수의 PIN 다이오드;상기 P형 영역 및 상기 N형 영역 상부에 형성된 복수의 연결선;상기 복수의 PIN 다이오드 각각의 사이에 형성되어, 누설 전류를 차단하는 절연 영역; 상기 복수의 연결선 중 P형 영역으로만 이루어진 영역 또는 N형 영역으로만 이루어진 영역 상부에 형성된 연결선에 구비되는 패드;상기 제1 기판 하부에 구비된 매몰 절연층; 및상기 매몰 절연층 하부에 구비된 제2 기판;을 포함하고, 상기 P형 영역으로만 이루어진 영역 상부의 연결선에 형성된 패드는 전압원에 연결되고, 상기 N형 영역으로만 이루어진 영역 상부의 연결선에 형성된 패드는 그라운드(GND)에 연결되며,상기 복수의 PIN 다이오드는 상기 P형 영역, 상기 비도핑 영역, 상기 N형 영역의 순서대로 구성된 제1 PIN 다이오드 및 상기 N형 영역, 상기 비도핑 영역, 상기 P형 영역의 순서대로 구성된 제2 PIN 다이오드를 포함하는, 메모리 소자
|
| 2 |
2
제 1항에 있어서,상기 패드가 형성되지 않은 연결선은, 인접한 PIN 다이오드의 P형 영역과 N형 영역이 접해 있는 영역의 상부에 형성되어, P형 영역과 N형 영역에 동시에 접하는 메모리 소자
|
| 3 |
3
제 1항에 있어서,상기 P형 영역으로만 이루어진 영역 상부의 연결선에 형성된 패드에는 상기 전압원에 의하여 정(+)전압이 인가되어 순방향으로 전류가 흐르는 메모리 소자
|
| 4 |
4
제 1항에 있어서,상기 N형 영역은 1019㎝-3 이상으로 N형 불순물이 이온 주입되어 형성되고, 상기 P형 영역은 1019㎝-3 이상의 P형 불순물이 이온 주입되어 형성되는 메모리 소자
|
| 5 |
5
제 1항에 있어서, 상기 비도핑 영역의 전하 농도는 1010㎝-3 내지 1017㎝-3 인 메모리 소자
|
| 6 |
6
제 1항에 있어서,상기 메모리 소자에 소정의 전압이 인가되면, 상기 복수의 PIN 다이오드가 순차적으로 턴온(turn on)되어 상기 복수의 PIN 다이오드를 흐르는 전류가 증가하는 메모리 소자
|
| 7 |
7
제 1항에 있어서,상기 제1 기판은 매몰 실리콘 웨이퍼, 절연층 매몰 스트레인드 실리콘 웨이퍼, 절연층 매몰 게르마늄 웨이퍼, 절연층 매몰 스트레인드 게르마늄 웨이퍼 및 절연층 매몰 실리콘 게르마늄 중 적어도 하나로 이루어지는 메모리 소자
|
| 8 |
8
제 1항에 있어서,상기 매몰 절연층은 실리콘 산화물, 스트레인드 실리콘 산화물, 게르마늄 산화물, 스트레인드 게르마늄 산화물 및 실리콘 게르마늄 산화물 중 적어도 하나로 이루어지는 메모리 소자
|
| 9 |
9
제2 기판, 매몰 절연층 및 제1 기판이 순차적으로 형성된 기판 상에 제1 절연층을 형성하는 단계;N형 불순물을 주입하여 N형 영역을 형성하는 단계;P형 불순물을 주입하여 P형 영역을 형성하는 단계;상기 N형 영역, 상기 P형 영역 및 비도핑 영역에 의해 형성된 다수의 PIN 다이오드 상에 제2 절연층을 형성하는 단계;상기 N형 영역 및 상기 P형 영역 상부에 복수의 비아홀을 형성하는 단계; 상기 비아홀(via hole)이 형성된 영역에 복수의 연결선을 형성하는 단계;상기 복수의 연결선 중 P형 영역으로만 이루어진 영역 또는 N형 영역으로만 이루어진 영역 상부에 형성된 연결선에 패드를 형성하는 단계; 및상기 P형 영역으로만 이루어진 영역 상부의 연결선에 형성된 패드를 전압원에 연결하고, 상기 N형 영역으로만 이루어진 영역 상부의 연결선에 형성된 패드를 그라운드(GND)에 연결하는 단계;를 포함하고,상기 복수의 PIN 다이오드는 상기 P형 영역, 상기 비도핑 영역, 상기 N형 영역의 순서대로 구성된 제1 PIN 다이오드 및 상기 N형 영역, 상기 비도핑 영역, 상기 P형 영역의 순서대로 구성된 제2 PIN 다이오드를 포함하는, 메모리 소자 제조방법
|
