1 |
1
다중 부성 미분 저항 소자에 있어서,제 1 부성 미분 저항 소자 및상기 제 1 부성 미분 저항 소자에 병렬 연결되는 제 2 부성 미분 저항 소자를 포함하되,상기 제 1 부성 미분 저항 소자의 피크 및 벨리 특성과 상기 제 2 부성 미분 저항 소자의 피크 및 벨리 특성이 합성되어, 2개의 피크와 벨리를 갖는 것이고,상기 제 1 부성 미분 저항 소자 및 제 2 부성 미분 저항 소자는 각각 서로 접합된 상태에 있는 축퇴된 제 1 극성의 반도체와 축퇴된 제 2 극성의 반도체를 포함하고,상기 축퇴된 제 1 극성의 반도체 및 축퇴된 제 2 극성의 반도체 중 어느 하나에 접속된 저항 소자를 포함하는 것이며,상기 축퇴된 제 1 극성의 반도체층을 2개 형성하고, 상기 축퇴된 제 2 극성의 반도체층을 2개 형성하고, 상기 저항 소자를 2개 형성하는 공정을 통해 상기 축퇴된 제 1 극성의 반도체층, 축퇴된 제 2 극성의 반도체층 및 저항 소자가 동일 평면상에서 직렬로 배치되되, 상기 제 1 및 제 2 부성 미분 저항 소자는 상기 동일 평면상에서 병렬로 배치되는 것인 다중 부성 미분 저항 소자
|
2 |
2
삭제
|
3 |
3
제 1 항에 있어서,상기 축퇴된 제 1 극성의 반도체는 불순물의 농도가 매우 높아 페르미 레벨이 전도대 보다 높게 형성된 것이고, 상기 축퇴된 제 2 극성의 반도체는 불순물의 농도가 매우 높아 페르미 레벨이 가전자대 보다 낮게 형성된 것인 다중 부성 미분 저항 소자
|
4 |
4
제 1 항에 있어서,제 1 부성 미분 저항 소자는제 1 전극, 제 2 전극 및 제 3 전극;상기 제 1 전극과 제 2 전극 사이에 배치되고, 서로 접합된 상태에 있는 축퇴된 p형 반도체와 축퇴된 n형 반도체; 및상기 제 2 전극과 상기 제 3 전극 사이에 배치된 저항 소자를 포함하고,상기 제 2 부성 미분 저항 소자는제 1 전극, 제 2 전극 및 제 3 전극;상기 제 1 전극과 제 2 전극 사이에 배치되고, 서로 접합된 상태에 있는 축퇴된 p형 반도체와 축퇴된 n형 반도체; 및상기 제 2 전극과 상기 제 3 전극 사이에 배치된 저항 소자를 포함하며,상기 제 1 부성 미분 저항 소자의 제 1 전극과 제 2 부성 미분 저항 소자의 제 1 전극이 전기적으로 접속되고, 상기 제 1 부성 미분 저항 소자의 제 3 전극과 제 2 부성 미분 저항 소자의 제 3 전극이 전기적으로 접속된 것인 다중 부성 미분 저항 소자
|
5 |
5
제 1 항에 있어서,제 1 부성 미분 저항 소자는제 1 전극 및 제 2 전극;상기 제 1 전극과 제 2 전극 사이에 배치되고, 서로 접합된 상태에 있는 축퇴된 p형 반도체, 축퇴된 n형 반도체 및 저항 소자를 포함하고,제 2 부성 미분 저항 소자는제 1 전극 및 제 2 전극;상기 제 1 전극과 제 2 전극 사이에 배치되고, 서로 접합된 상태에 있는 축퇴된 p형 반도체, 축퇴된 n형 반도체 및 저항 소자를 포함하고,상기 제 1 부성 미분 저항 소자의 제 1 전극과 제 2 부성 미분 저항 소자의 제 1 전극이 전기적으로 접속되고, 상기 제 1 부성 미분 저항 소자의 제 2 전극과 제 2 부성 미분 저항 소자의 제 2 전극이 전기적으로 접속된 것인 다중 부성 미분 저항 소자
|
6 |
6
제 5 항에 있어서,상기 축퇴된 n형 반도체 및 저항 소자는상기 축퇴된 p형 반도체에 접합된 n형 반도체 중 축퇴된 p형 반도체와 접합을 이루는 부분을 축퇴시키는 공정을 통해 형성된 것인 다중 부성 미분 저항 소자
|
7 |
7
다중 부성 미분 저항 소자에 있어서,N 개의 부성 미분 저항 소자가 서로 병렬 접속된 것이고,각 부성 미분 저항 소자의 피크 및 벨리 특성이 합성되어 N 개의 피크와 벨리를 갖는 것이고,각각의 부성 미분 저항 소자는 서로 접합된 상태에 있는 축퇴된 p형 반도체 및 축퇴된 n형 반도체를 포함하고, 상기 축퇴된 p형 반도체 및 축퇴된 n형 반도체 중 어느 하나와 접속된 저항 소자를 포함하는 것이며,상기 축퇴된 p형 반도체층을 N 개 형성하고, 상기 축퇴된 n형 반도체층을 N 개 형성하고, 상기 저항 소자를 N 개 형성하는 공정을 통해 상기 축퇴된 p형 반도체층, 축퇴된 n형 반도체층 및 저항 소자가 동일 평면상에서 직렬로 배치되되, 상기 N 개의 부성 미분 저항 소자는 동일한 기판 상에서 병렬로 배치되는 것인 다중 부성 미분 저항 소자
|
8 |
8
다중 부성 미분 저항 소자의 제조 방법에 있어서,기판에 축퇴된 제 1 극성의 반도체 층을 N(N은 2 이상의 자연수)개 형성하는 단계;상기 축퇴된 제 1 극성의 반도체 층과 접합하도록, 축퇴된 제 2 극성의 반도체 층을 N 개 형성하는 단계;상기 제 2 극성의 반도체 층과 인접하도록 N 개의 저항층을 형성하는 단계;상기 제 1 극성의 반도체 층과 접하는 N 개의 제 1 전극, 상기 제 2 극성의 반도체 층과 저항층 사이에 접하는 N 개의 제 2 전극 및 상기 저항층과 접하는 N 개의 제 3 전극을 각각 형성하는 단계; 및상기 N 개의 제 1 전극 및 N 개의 제 3 전극을 각각 병렬 접속하는 단계를 포함하는 다중 부성 미분 저항 소자의 제조 방법
|
9 |
9
다중 부성 미분 저항 소자의 제조 방법에 있어서,기판에 축퇴된 제 1 극성의 반도체 층을 N(N은 2 이상의 자연수)개 형성하는 단계;상기 축퇴된 제 1 극성의 반도체 층과 접합하도록, 제 2 극성의 반도체 층을 N 개 형성하는 단계;상기 축퇴된 제 1 극성의 반도체에 접합된 제 2 극성의 반도체 층 중 축퇴된 제 1 극성의 반도체와 접합을 이루는 부분을 축퇴시키는 단계;상기 제 1 극성의 반도체 층과 접하는 N 개의 제 1 전극, 상기 제 2 극성의 반도체 층 중 축퇴되지 않은 부분과 접하는 N 개의 제 2 전극을 각각 형성하는 단계; 및상기 N 개의 제 1 전극 및 N 개의 제 2 전극을 각각 병렬 접속하는 단계를 포함하는 다중 부성 미분 저항 소자의 제조 방법
|