| 1 |
1
2차원 전이금속 칼코겐화합물(transition Metal Dichalcogenides)을 포함하는 반도체상에 무기물 전구체와 산소 소스를 사용하여 원자층 증착(atomic layer deposition)을 수행하여 무기 절연막을 형성함으로써, 상기 2차원 전이금속 칼코겐 화합물을 전자도핑하고, 상기 산소 소스는 물(H2O) 또는 과산화수소(H2O2)이고, 상기 원자층 증착에 따라 상기 2차원 전이금속 칼코겐화합물을 포함하는 반도체의 격자 사이에 수소원자가 침투함으로써 전자도핑이 이루어지는 것을 특징으로 하는 반도체 도핑방법
|
| 2 |
2
제1항에 있어서,상기 무기물 전구체는 TMA(trimethylaluminum), TEOS(tetraethoxysilane), 티타늄 이소프로폭사이드(titanium isopropoxide), TEMAHf(Tetrakis(ethylmethylamino)Hf) 및 TEMAZr(Tetrakis(ethylmethylamino)Zr) 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체의 도핑방법
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 2차원 전이금속 칼코겐화합물을 포함하는 반도체는 p-형 반도체인 것을 특징으로 하는 반도체의 도핑방법
|
| 5 |
5
제1항에 있어서,상기 2차원 전이금속 칼코겐화합물을 포함하는 반도체는 단일층(mono layer)인 것을 특징으로 하는 반도체의 도핑방법
|
| 6 |
6
제1항에 있어서,상기 2차원 전이금속 칼코겐화합물은 몰리브덴 텔루라이드(MoTe2), 몰리브덴 디설파이드(MoS2), 몰리브덴 디셀레나이드(MoSe2), 텅스텐 디셀레나이드(WSe2) 및 틴 셀레나이드(SnSe2) 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체의 도핑방법
|
| 7 |
7
제1항에 있어서,상기 무기 절연막은 알루미나(Al2O3), 실리카(SiO2), 하프늄 옥사이드(HfO2), 지르코늄 옥사이드(ZrO2), 징크옥사이드 (ZnO), 타이타늄 옥사이드(TiO2)
|
| 8 |
8
삭제
|
| 9 |
9
제1항, 제2항, 및 제4항 내지 제7항 중 어느 한 항에 따른 반도체 도핑방법을 포함하는 트랜지스터의 제조방법
|
| 10 |
10
제9항에 있어서,상기 트랜지스터의 제조방법은,(a) 게이트 전극 및 상기 게이트 전극 상에 배치되는 게이트 절연층을 포함하는 기판을 준비하는 단계;(b) 상기 게이트 절연층 상에 2차원 전이금속 칼코겐화합물을 포함하는 반도체를 포함하는 채널층을 형성하는 단계;(c) 상기 게이트 절연층 상에 서로 이격되어 배치되고, 상기 채널층에 의해 전기적으로 연결되는 소스 및 드레인 전극을 형성하는 단계; 및(d) 상기 채널층 상에 무기물 전구체와 산소 소스를 사용하여 원자층 증착을 수행하여 무기 절연막을 형성함으로써, 상기 채널층을 전자도핑하는 단계를 포함하고,단계 (d)에서, 상기 산소 소스는 물(H2O) 또는 과산화수소(H2O2)이고, 상기 원자층 증착에 따라 상기 2차원 전이금속 칼코겐화합물을 포함하는 반도체의 격자 사이에 수소원자가 침투함으로써 전자도핑이 이루어지는 것을 특징으로 하는 트랜지스터의 제조방법
|
| 11 |
11
제10항에 있어서,상기 소스 및 드레인 전극은 일함수가 3
|
| 12 |
12
제11항에 있어서,상기 전극재료는 Ni, Au, Al, Ag, Ti, Mo, Pt, W 및 Cu 중에서 선택된 1종 이상인 것을 특징으로 하는 트랜지스터의 제조방법
|
| 13 |
13
제10항에 있어서,단계 (d)의 상기 채널층은 n-타입 채널로 도핑된 것을 특징으로 하는 트랜지스터의 제조방법
|
| 14 |
14
제1항, 제2항, 및 제4항 내지 제7항 중 어느 한 항에 따른 반도체 도핑방법을 포함하는 CMOS 소자의 제조방법
|
| 15 |
15
제14항에 있어서,상기 CMOS 소자의 제조방법은 상기 2차원 전이금속 칼코겐화합물을 포함하는 반도체의 소정의 영역에 원자층 증착을 선택적으로 수행하여 p-채널과 n-채널을 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 CMOS 소자의 제조방법
|
| 16 |
16
제15항에 있어서,상기 CMOS 소자의 제조방법은,(1) 게이트 전극 및 상기 게이트 전극 상에 배치되는 게이트 절연층을 포함하는 기판을 준비하는 단계;(2) 상기 게이트 절연층 상에 2차원 전이금속 칼코겐화합물을 포함하는 반도체를 포함하는 채널층을 형성하는 단계;(3) 상기 채널층을 예비적으로 p-채널 영역과 이에 연속하여 인접한 n-채널 영역을 나누고, 상기 p-채널 영역에 제1 소스/드레인 전극을 형성하고, n-채널 영역에 상기 제1 소스/드레인 전극에 비해 상대적으로 일함수가 낮은 전극재료를 포함하는 제2 소스/드레인 전극을 형성하는 단계; 및(4) 상기 채널층의 n-채널 영역에 무기물 전구체와 산소 소스를 사용하여 원자층 증착을 수행하여 무기 절연막을 형성함으로써 n-채널을 형성함에 따라 PN 접합이 형성되는 단계;를 포함하는 CMOS 소자의 제조방법
|
| 17 |
17
제16항에 있어서,단계 (3)에서, 상기 p-채널 영역과 n-채널 영역은 포토리소그래피에 의하여 n-채널 영역을 선택적으로 노출시키는 것을 특징으로 하는 CMOS 소자의 제조방법
|
| 18 |
18
제16항에 있어서,상기 제1 소스/드레인 전극은 일함수가 4
|
| 19 |
19
제16항에 있어서,단계 (2) 또는 (3)의 상기 채널층은 p-형 반도체인 것을 특징으로 하는 CMOS 소자의 제조방법
|
