| 1 |
1
각각 직렬 연결된 복수 개의 메모리 셀 소자들을 구비한 제1 및 제2 셀 스트링; 및제1 및 제2 셀 스트링의 양단부들 중 하나에 각각 연결된 제1 스위치 소자들;을 구비하고, 상기 제1 셀 스트링의 메모리 셀 소자들과 상기 제2 셀 스트링의 메모리 셀 소자들은 서로 일대일 대응되고, 일대일 대응되는 메모리 셀 소자들의 쌍(pair)은 하나의 단자가 서로 전기적으로 연결되어 하나의 시냅스 모방 소자를 구성하며,상기 일대일 대응되는 메모리 셀 소자의 서로 전기적 연결되는 단자는 읽기 (Read), 또는 통과 (Pass) 전압이 인가되거나 프로그램 또는 이레이저 (Program/Erase) 전압이 인가되는 단자인 것을 특징으로 하며상기 제1 및 제2 셀 스트링에 포함된 메모리 셀 소자들의 복수 개의 쌍은 복수 개의 시냅스 모방 소자를 구성하는 것을 특징으로 하는 시냅스 스트링
|
| 2 |
2
제1항에 있어서, 하나의 시냅스를 구성하는 메모리 셀 소자들과 상기 제1 스위치 소자들은 XNOR 동작을 수행하도록 구성된 것을 특징으로 하는 시냅스 스트링
|
| 3 |
3
제1항에 있어서, 상기 제1 및 제2 셀 스트링의 메모리 셀 소자는 비휘발성 메모리 기능을 가진 MOSFET으로 구성되고, 하나의 쌍을 이루는 메모리 셀 소자들은 게이트 단자 또는 제어 게이트 단자가 서로 연결되는 것을 특징으로 하는 시냅스 스트링
|
| 4 |
4
제1항에 있어서, 상기 제1 스위치 소자들은 MOSFET, 비휘발성 메모리 기능을 갖는 MOSFET 및 상기 메모리 셀 소자와 같은 소자 중 하나로 이루어진 것을 특징으로 하는 시냅스 스트링
|
| 5 |
5
제1항에 있어서, 상기 시냅스 스트링은 제2 및 제3 스위치 소자들을 더 구비하며, 제2 스위치 소자들은 상기 제1 스위치 소자들에 각각 직렬로 연결되거나 상기 제1 및 제2 셀 스트링과 상기 제1 스위치 소자들 사이에 각각 직렬로 연결되어 구비되고,제3 스위치 소자들은 제1 및 제2 셀 스트링의 제2 스위치 소자들이 연결되지 않은 단부들에 각각 직렬로 연결되어 구비되고, 상기 제2 및 제3 스위치 소자들은 MOSFET, 비휘발성 메모리 기능을 갖는 MOSFET 및 상기 메모리 셀 소자와 같은 소자 중 하나로 이루어진 것을 특징으로 하는 시냅스 스트링
|
| 6 |
6
제1항 및 제5항 중 어느 한 항에 있어서, 상기 시냅스 스트링은 제4 스위치 소자를 더 구비하고, 상기 제4 스위치 소자는 상기 시냅스 스트링의 양단부 중 일단 또는 양단에 직렬로 연결되되, 상기 제4 스위치 소자는 MOSFET, 비휘발성 메모리 기능을 갖는 MOSFET 및 상기 메모리 셀 소자와 같은 소자 중 하나로 이루어지는 것을 특징으로 하는 시냅스 스트링
|
| 7 |
7
제1항에 있어서, 하나의 시냅스를 구성하는 제1 셀 스트링의 메모리 셀 소자와 제2 셀 스트링의 메모리 셀 소자의 쌍은 인접한 위치에 배치되어 두 소자 특성이 동일하도록 하는 것을 특징으로 하는 시냅스 스트링
|
| 8 |
8
제1항에 있어서, 특정 시냅스를 구성하는 한 쌍의 메모리 셀 소자들의 연결된 단자에 읽기 전압(Read Bias)을 인가하고,상기 특정 시냅스를 제외한 나머지 시냅스를 구성하는 메모리 셀 소자 쌍들의 연결 단자에는 패스 전압(Pass Bias)을 인가하여, 제1 스위치 소자들의 입력 단자에 각각 입력 신호가 인가된 상태에서 상기 특정 시냅스를 구성하는 메모리 셀 소자들에 저장된 정보를 읽는 것을 특징으로 하는 시냅스 스트링
|
| 9 |
9
각각 직렬 연결된 복수 개의 메모리 셀 소자들을 구비한 제1 및 제2 셀 스트링; 및제1 및 제2 셀 스트링의 양단부들 중 하나에 각각 연결된 제1 스위치 소자들;기준 전류를 제공하는 기준 전류원; 및상기 제1 및 제2 셀 스트링으로부터 각 시냅스에 대한 시냅스 스트링 전류들이 순차적으로 입력되고, 상기 기준 전류원으로부터 흐르는 기준 전류(Iref)가 입력되고, 순차적으로 입력되는 각 시냅스에 대한 시냅스 스트링 전류(Iss)들과 상기 기준 전류를 비교하여 처리하여 그 결과를 출력하는 주변 회로((peripheral circuit);를 구비하고, 상기 제1 셀 스트링의 메모리 셀 소자들과 상기 제2 셀 스트링의 메모리 셀 소자들은 서로 일대일 대응되고, 일대일 대응되는 메모리 셀 소자들의 쌍(pair)은 하나의 단자가 서로 전기적으로 연결되어 하나의 시냅스 모방 소자를 구성하며,상기 일대일 대응되는 메모리 셀 소자의 서로 전기적 연결되는 단자는 읽기 (Read), 또는 통과 (Pass) 전압이 인가되거나 프로그램 또는 이레이저 (Program/Erase) 전압이 인가되는 단자인 것을 특징으로 하며상기 제1 및 제2 셀 스트링에 의해 이루어지는 메모리 셀 소자들의 복수 개의 쌍은 복수 개의 시냅스 모방 소자를 구성하는 것을 특징으로 하는 시냅스 스트링
|
| 10 |
10
제9항에 있어서, 상기 기준 전류원을 구성하는 소자는 MOSFET 또는 상기 제1 및 제2 셀 스트링의 메모리 셀 소자들과 같은 소자로 구성되거나, 상기 제1 및 제2 셀 스트링의 메모리 셀 소자들과 같은 소자를 직렬 또는 병렬로 2개 이상을 연결하여 구성된 것을 특징으로 하며, 상기 기준 전류원을 구성하는 소자가 MOSFET인 경우 채널의 길이 또는 폭을 조절하는 것을 특징으로 하는 시냅스 스트링
|
| 11 |
11
제9항에 있어서, 상기 주변 회로는 순차적으로 입력되는 각 시냅스 모방 소자에 대한 시냅스 스트링 전류들과 상기 기준 전류를 비교하여 비교 결과들을 순차적으로 출력하는 제1 비교 회로;상기 재1 비교 회로로부터 상기 시냅스 스트링의 모든 시냅스 모방 소자에 대한 비교 결과값들을 순차적으로 입력 받아 처리하는 적산 회로;상기 적산 회로의 최종 결과값을 사전 설정된 기준값과 비교하여 두 개의 값으로 구분하여 출력하는 제3 비교 회로;를 구비하는 것을 특징으로 하는 시냅스 스트링
|
| 12 |
12
제9항에 있어서, 하나의 시냅스 모방소자를 구성하는 메모리 셀 소자들과 상기 제1 스위치 소자들은 XNOR 동작을 수행하도록 구성된 것을 특징으로 하는 시냅스 스트링
|
| 13 |
13
제9항에 있어서, 상기 제1 및 제2 셀 스트링의 메모리 셀 소자는 비휘발성 메모리 기능을 가진 MOSFET으로 구성되고, 하나의 쌍을 이루는 메모리 셀 소자들은 게이트 단자 또는 제어 게이트 단자가 서로 연결되어 읽기 (Read), 통과 (Pass), 프로그램/이레이저 (Program/Erase) 전압이 인가되는 것을 특징으로 하는 시냅스 스트링
|
| 14 |
14
제9항에 있어서, 상기 제1 스위치 소자들은 MOSFET, 비휘발성 메모리 기능을 갖는 MOSFET 및 상기 메모리 셀 소자와 같은 소자 중 하나로 이루어진 것을 특징으로 하는 시냅스 스트링
|
| 15 |
15
제9항에 있어서, 상기 시냅스 스트링은 제2 및 제3 스위치 소자들을 더 구비하며, 제2 스위치 소자들은 상기 제1 스위치 소자들에 각각 직렬로 연결되거나 상기 제1 및 제2 셀 스트링과 상기 제1 스위치 소자들 사이에 각각 직렬로 연결되어 구비되고,제3 스위치 소자들은 제1 및 제2 셀 스트링의 제2 스위치 소자들이 연결되지 않은 단부들에 각각 직렬로 연결되어 구비되고, 상기 제2 및 제3 스위치 소자들은 MOSFET, 비휘발성 메모리 기능을 갖는 MOSFET 및 상기 메모리 셀 소자와 같은 소자 중 하나로 이루어진 것을 특징으로 하는 시냅스 스트링
|
| 16 |
16
제15항에 있어서, 상기 시냅스 스트링은 제4 스위치 소자를 더 구비하고, 상기 제4 스위치 소자는 상기 제2 및 제3 스위치 소자들과 직렬로 연결되거나 제2 또는 제3 스위치 소자들 중 어느 한 스위치 소자들과 직렬로 연결되고, 상기 제4 스위치 소자는 MOSFET, 비휘발성 메모리 기능을 갖는 MOSFET 및 상기 메모리 셀 소자와 같은 소자 중 하나로 이루어지는 것을 특징으로 하는 시냅스 스트링
|
| 17 |
17
제9항에 있어서, 하나의 시냅스 모방 소자를 구성하는 제1 셀 스트링의 메모리 셀 소자와 제2 셀 스트링의 메모리 셀 소자의 쌍은 인접한 위치에 배치되어 두 소자 특성이 동일하도록 구성된 것을 특징으로 하는 시냅스 스트링
|
| 18 |
18
각각 직렬 연결된 복수 개의 메모리 셀 소자들을 구비한 제1 및 제2 셀 스트링; 및제1 및 제2 셀 스트링의 양단부들 중 하나에 각각 연결된 스위치 소자들;및상기 제1 및 제2 셀 스트링의 각 시냅스 모방 소자에 의한 시냅스 스트링 전류들에 의해 임의의 노드(P)에서 감지된 전압들이 순차적으로 입력되고, 상기 순차적으로 입력된 전압을 적산한 값과 사전 설정된 기준값을 비교하여 처리하여 그 결과를 출력하는 주변 회로((peripheral circuit);를 구비하고, 상기 주변 회로는, 상기 노드(P)에 직렬 연결되고, 상기 노드(P)는 상기 제1 및 제2 셀 스트링의 일단부 및 스위치 소자들의 일단부들 중 하나의 노드인 것을 특징으로 하는 리셋용 스위치; 상기 노드(P)의 전압을 읽어내는 전압 감지 회로;상기 전압 감지 회로에 의해, 상기 제1 및 제2 셀 스트링의 각 시냅스 스트링 전류에 의해 상기 노드(P)에서 감지된 전압들이 순차적으로 입력되고, 상기 순차적으로 입력된 전압들을 적산하는 적산 회로; 및 상기 적산 회로에 의해 적산된 값과 사전 설정된 기준값을 비교하여 출력하는 비교 회로;를 구비하는 것을 특징으로 하며, 상기 제1 셀 스트링의 메모리 셀 소자들과 상기 제2 셀 스트링의 메모리 셀 소자들은 서로 일대일 대응되고, 일대일 대응되는 메모리 셀 소자들의 쌍(pair)은 하나의 단자가 서로 전기적으로 연결되어 하나의 시냅스 모방 소자를 구성하며,상기 일대일 대응되는 메모리 셀 소자의 서로 전기적 연결되는 단자는 읽기 (Read), 또는 통과 (Pass) 전압이 인가되거나 프로그램 또는 이레이저 (Program/Erase) 전압이 인가되는 단자인 것을 특징으로 하며상기 제1 및 제2 셀 스트링에 의해 이루어지는 메모리 셀 소자들의 복수 개의 쌍은 복수 개의 시냅스 모방 소자를 구성하는 것을 특징으로 하는 시냅스 스트링
|
| 19 |
19
제1항의 상기 시냅스 스트링을 다수 개로 배치하여 어레이로 확장될 수 있도록 하고, 각 시냅스 스트링의 전류를 공통으로 처리하거나 모듈별로 처리할 수 있는 주변회로를 포함하는 것으로 특징으로 하는 시냅스 스트링 어레이
|
| 20 |
20
제9항의 상기 시냅스 스트링을 다수 개로 배치하여 어레이로 확장될 수 있도록 하는 것으로 특징으로 하는 시냅스 스트링 어레이
|
