1 |
1
기판상에 제1 반도체를 형성시키는 제1 단계;상기 제1 반도체의 일측 상부에 접하도록 제2 반도체를 형성시키는 제2 단계;상기 반도체의 일측 하부에 접하도록 제3 반도체를 상기 제2 반도체와 소정 간격만큼 이격되게 형성시키는 제3 단계; 및상기 제1 반도체의 타측과 기 제2 및 제3 반도체가 형성된 일측에 금속전극을 형성시키는 제4단계;를 포함하는 것을 특징으로 하는 부성미분저항 소자 제조방법
|
2 |
2
기판상에 제1 반도체를 형성시키는 제1 단계;상기 제1 반도체와 소정 거리만큼 이격된 위치의 상기 기판상에 제2 반도체를 형성시키는 제2 단계;상기 제1 반도체와 제2 반도체에 적층되어 상기 제1 반도체와 제2 반도체를 연결하는 브릿지 형태의 제3 반도체를 형성시키는 제3 단계; 및상기 제3 반도체 상부에 접하도록 금속 전극을 형성시키는 제4 단계;를 포함하는 것을 특징으로 하는 부성미분저항 소자 제조방법
|
3 |
3
기판상에 제1 반도체를 형성시키는 제1 단계;상기 제1 반도체상의 일부분에 제2 반도체를 형성시키는 제2 단계;상기 제1 반도체상의 나머지 일부분에 상기 제2 반도체로부터 소정 거리만큼 이격되게 제3 반도체를 형성시키는 제3 단계; 및상기 제2 반도체와 제3 반도체 상부 각각에 금속 전극을 형성시키는 제4 단계;를 포함하는 것을 특징으로 하는 부성미분저항 소자 제조방법
|
4 |
4
제 3항에 있어서, 상기 제3 반도체를 상기 제2 반도체보다 두껍게 형성시키는 것을 특징으로 하는 부성미분저항 소자 제조방법
|
5 |
5
제 1항 내지 제 4항 중 어느 한 항에 있어서,상기 기판은 절연층인 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2)이 성장 또는 증착된 실리콘(Si), 저마늄(Ge), 유리 기판인 것을 특징으로 하는 부성미분저항 소자 제조방법
|
6 |
6
제 1항 내지 제 4항 중 어느 한 항에 있어서,상기 제1, 제2, 및 제3 반도체는 수십 nm부터 수백 um까지의 두께로 형성되는 것을 특징으로 하는 부성미분저항 소자 제조방법
|
7 |
7
제 1항 내지 제 4항 중 어느 한 항에 있어서,상기 제1, 제2, 및 제3 반도체는p형 및 n형, 양극성으로 동작하는 실리콘, 저마늄, III-V 족 반도체, 산화물 반도체, 유기물 반도체, 전이금속 칼코겐 화합물, 또는 흑린 물질이 사용되는 것을 특징으로 하는 부성미분저항 소자 제조방법
|
8 |
8
제 1항 내지 제 4항 중 어느 한 항에 있어서,상기 제1, 제2, 및 제3 반도체는열 증착법, 전자빔 증착법, 스퍼터링, 또는 화학적 진공 증착법 중, 어느 하나의 증착법으로 형성되는 것을 특징으로 하는 부성미분저항 소자 제조방법
|
9 |
9
제 1항 내지 제 4항 중 어느 한 항에 있어서,상기 제1, 제2, 및 제3 반도체는 하나의 에너지 준위에 대하여 두 개 이상의 상태가 존재하는 축퇴된 상태인 것을 특징으로 하는 부성미분저항 소자 제조방법
|
10 |
10
제 1항 내지 제 4항 중 어느 한 항에 있어서,상기 금속 전극은 p형 반도체에서 백금(Pt), 팔라듐(Pd)이 사용되고, n형 반도체에서 티타늄(Ti), 알루미늄(Al)이 사용되는 것을 특징으로 하는 부성미분저항 소자 제조방법
|
11 |
11
제 10항에 있어서, 상기 금속 전극은열 증착법, 전자빔 증착법, 스퍼터링, 또는 화학적 진공 증착법 중 어느 하나의 증착법으로 증착되어 형성되는 것을 특징으로 하는 부성미분저항 소자 제조방법
|