맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

개선된 스택 연결 부위를 갖는 3차원 플래시 메모리 및 그 제조 방법

  • 기술번호 : KST2022019703
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 개선된 스택 연결 부위를 갖는 3차원 플래시 메모리 및 그 제조 방법이 개시된다. 일 실시예에 따른 3차원 플래시 메모리는, 수평 방향으로 각각 연장 형성된 채 수직 방향으로 교번하며 적층된 복수의 워드 라인들 및 상기 복수의 워드 라인들을 상기 수직 방향으로 관통하며 연장 형성되는 적어도 하나의 셀 스트링-상기 적어도 하나의 셀 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 연장 형성되는 전하 저장층을 포함함-를 각각 포함하는 복수의 스택 구조체들; 및 상기 수직 방향으로 적층되는 상기 복수의 스택 구조체들 사이에 배치된 채, 상기 복수의 스택 구조체들 각각의 상기 채널층을 서로 연결시키는 적어도 하나의 버퍼층(Buffer layer)를 포함할 수 있다.
Int. CL H01L 27/11568 (2017.01.01) H01L 27/11582 (2017.01.01) H01L 25/065 (2006.01.01) H01L 29/792 (2006.01.01) H01L 29/66 (2006.01.01)
CPC H01L 27/11568(2013.01) H01L 27/11582(2013.01) H01L 25/0657(2013.01) H01L 29/792(2013.01) H01L 29/66833(2013.01)
출원번호/일자 1020210039689 (2021.03.26)
출원인 한양대학교 산학협력단
등록번호/일자
공개번호/일자 10-2022-0134259 (2022.10.05) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2021.03.26)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 송윤흡 서울특별시 성동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 양성보 대한민국 서울특별시 강남구 선릉로***길 ** (논현동) 삼성빌딩 *층(피앤티특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2021.03.26 수리 (Accepted) 1-1-2021-0359295-88
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
개선된 스택 연결 부위를 갖는 3차원 플래시 메모리에 있어서, 수평 방향으로 각각 연장 형성된 채 수직 방향으로 교번하며 적층된 복수의 워드 라인들 및 상기 복수의 워드 라인들을 상기 수직 방향으로 관통하며 연장 형성되는 적어도 하나의 셀 스트링-상기 적어도 하나의 셀 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 연장 형성되는 전하 저장층을 포함함-를 각각 포함하는 복수의 스택 구조체들; 및 상기 수직 방향으로 적층되는 상기 복수의 스택 구조체들 사이에 배치된 채, 상기 복수의 스택 구조체들 각각의 상기 채널층을 서로 연결시키는 적어도 하나의 버퍼층(Buffer layer)를 포함하는 것을 특징으로 하는 3차원 플래시 메모리
2 2
제1항에 있어서,상기 적어도 하나의 버퍼층은, 평면 상 상기 복수의 스택 구조체들 각각의 상기 채널층을 수용하는 크기 및 위치에 형성되는 것을 특징으로 하는 3차원 플래시 메모리
3 3
제1항에 있어서,상기 적어도 하나의 버퍼층은, 상기 복수의 스택 구조체들 각각의 상기 채널층을 구성하는 물질과 동일한 물질로 구성되는 것을 특징으로 하는 3차원 플래시 메모리
4 4
개선된 스택 연결 부위를 갖는 3차원 플래시 메모리의 제조 방법에 있어서, 수평 방향으로 각각 연장 형성된 채 수직 방향으로 교번하며 적층된 복수의 워드 라인들 및 상기 복수의 워드 라인들을 상기 수직 방향으로 관통하며 연장 형성되는 적어도 하나의 홀을 포함하는 하부 스택 구조체를 준비하는 단계; 상기 하부 스택 구조체의 상기 적어도 하나의 홀 내에 내부 홀을 포함하는 전하 저장층을 형성하는 단계; 상기 하부 스택 구조체의 상부에 적어도 하나의 버퍼층(Buffer layer)를 배치하는 단계; 상기 적어도 하나의 버퍼층이 배치된 상기 하부 스택 구조체의 상부에 상기 복수의 워드 라인들 및 상기 적어도 하나의 홀을 포함하는 상부 스택 구조체를 형성하는 단계; 상기 상부 스택 구조체의 상기 적어도 하나의 홀 내에 상기 내부 홀을 포함하는 상기 전하 저장층을 형성하는 단계; 상기 하부 스택 구조체 및 상기 상부 스택 구조체 각각의 상기 내부 홀에 대응하는 상기 적어도 하나의 버퍼층의 일부분을 제거하는 단계; 및 상기 적어도 하나의 버퍼층의 일부분이 제거됨에 따라 서로 연결되는 상기 하부 스택 구조체 및 상기 상부 스택 구조체 각각의 상기 내부 홀 내에 채널층을 일괄적으로 형성하는 단계를 포함하는 3차원 플래시 메모리의 제조 방법
5 5
제4항에 있어서,상기 적어도 하나의 버퍼층(Buffer layer)를 배치하는 단계는, 평면 상 상기 하부 스택 구조체 및 상기 상부 스택 구조체 각각의 상기 내부 홀을 수용하는 크기 및 위치에 상기 적어도 하나의 버퍼층을 형성하는 단계를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.